Detail publikace

VHDL-standard pro popis a simulaci elektronických systémů

ZENDULKA Jaroslav. VHDL-standard pro popis a simulaci elektronických systémů. In: Vybrané problémy simulačních modelů. Ostrava: neznámá, 1992, s. 35-38. ISBN 80-901229-2-2.
Typ
článek ve sborníku konference
Jazyk
čeština
Autoři
Zendulka Jaroslav, Doc. Ing., CSc. (UIVT FEI VUT)
Rok
1992
Strany
35-38
Sborník
Vybrané problémy simulačních modelů
ISBN
80-901229-2-2
Vydavatel
neznámá
Místo
Ostrava, CZ
BibTeX 
@INPROCEEDINGS{FITPUB6635,
   author = "Jaroslav Zendulka",
   title = "VHDL-standard pro popis a simulaci elektronick\'{y}ch syst\'{e}m\r{u}",
   pages = "35--38",
   booktitle = "Vybran\'{e} probl\'{e}my simula\v{c}n\'{i}ch model\r{u}",
   year = 1992,
   location = "Ostrava, CZ",
   ISBN = "80-901229-2-2",
   language = "czech",
   url = "https://www.fit.vut.cz/research/publication/6635"
}
Nahoru