Optimalizace vyhledání nejdelšího prefixu síťové adresy s využitím částečné dynamické rekonfigurace FPGA

Článek se zabývá optimalizací rychlosti operace vyhledání nejdelšího shodného prefixu pomocí algoritmu Tree Bitmap. Optimalizace jsou navrhovány tak, aby v maximální možné míře využívaly prostředků současných FPGA čipů. Kromě nahrazení externí paměti pomocí Block RAM paměti umístěné přímo v FPGA je navrženo také rozdělení jednotlivých kroků algoritmu do samostatných stupňů zřetězené linky. Pro výsledné řešení je uveden návrh hardwarové architektury a jsou nastíněny vlastnosti takto optimalizovaného algoritmu. V článku je také obsažena kapitola o směřování mojí disetační práce.