Fakulta informačních technologií VUT v Brně

Detail předmětu

Architektura procesorů

ACH Ak. rok 2006/2007 zimní semestr 5 kreditů

Předmět pokrývá architekturu univerzálních i specializovaných procesorů. Paralelismus na úrovni instrukcí (ILP) je studován na procesorech skalárních, superskalárních a VLIW. Dále jsou probrány procesory s vláknovým paralelismem (TLP). Datový paralelismus je ilustrován na zpracování stylem SIMD a na vektorových procesorech. Hlavním typem specializovaných procesorů jsou grafické, signálové a multimediální procesory. Probírají se základní techniky paralelizace a řetězení zpracování grafických a multimediálních operací. Probírají se rovněž základní kompresní techniky pro obrazová data.

Garant předmětu

Jazyk výuky

česky, anglicky

Zakončení

zkouška (písemná)

Rozsah

39 hod. přednášky, 13 hod. projekty

Bodové hodnocení

60 zkouška, 10 půlsemestrální test, 30 projekty

Zajišťuje ústav

Přednášející

Cvičící

Získané dovednosti, znalosti a kompetence z předmětu

Přehled mikroarchitektury procesorů a jejich trendů, dovednost porovnat procesory a simulovat vhodnými nástroji vliv změn v jejich architektuře. Znalosti o architektuře a obvodové podpoře zpracování grafických a multimediálních signálů, jejích kódování a komprese.

Cíle předmětu

Seznámit se s architekturou nejnovějších procesorů pracujících s paralelismem na úrovni instrukcí či vláken. Ujasnit si úlohu překladače a jeho spolupráci s procesorem. Získat schopnost orientovat se v nabídce mikroprocesorů, dovést je hodnotit a porovnávat. Dále se seznámit s architekturou grafických, signálových  a multimediálních procesorů. Zvládnout základní principy snižování příkonu procesorů, komprese textur, mapovacích algoritmů pro multiprocesory a procesorů se zpracováním toků.

Požadované prerekvizitní znalosti a dovednosti

Architektura počítače typu von Neumann, hierarchická organizace paměťového systému, základy mikroprogramování, programování v JSI, činnost a funkce kompilátoru.
Není vyžadováno školení studentů z Vyhlášky č. 50.

Literatura studijní

  • Dvořák, V., Drábek, V.: Architektura procesorů. VUTIUM, Brno, 1999, 303 s., ISBN 80-214-1458-8.

Literatura referenční

  • Hennessy, J.L., Patterson, D.A.: Computer Architecture - A Quantitative Approach. 4. vydání, Morgan Kaufman Publishers, Inc., 2006, 1136 s., ISBN 1-55860-596-7. 
  • Rao, K.R., Hwang, J.J.: Techniques and Standards for Image, Video, and Audio Coding, Prentice Hall, 1996, 563 s., ISBN 0-13-309907-5. 
  • Crowley, P. et al.: Network Processor Design. Morgan Kaufman Publ., 2003, 338 s., ISBN 1-55860-875-3.

Osnova přednášek

  • Skalární procesory. Zřetězené zpracování instrukcí a instrukční závislosti. Architektura typického procesoru.
  • Řetězové zpracování s asistencí kompilátoru. Superskalární CPU. Dynamické plánování instrukcí, predikce skoků.
  • Pokročilé techniky superskalárního zpracování. Příklady procesorů.
  • Procesory VLIW, hw podpora sw řetězení, predikace. Binární překlad.
  • Datový paralelismus: vektorové procesory a zpracování stylem SIMD.
  • Paralelismus na úrovni vláken, multivláknové procesory.
  • Síťové procesory.
  • Grafické procesory.
  • Signálové procesory
  • Techniky komprese textur a mapování pro multiprocesory. 
  • Nízkopříkonové procesory.
  • Multimediální procesory.
  • Procesory se zpracováním toků.

Osnova numerických cvičení

Numerická cvičení u předmětu nejsou plánována.

Osnova ostatní - projekty, práce

  • Superskalární technika zpracování instrukcí (simulátor SuperScalar)
  • Predikce výkonnosti vektorového procesoru při řešení konkrétní úlohy.
  • Individuální zadání projektu.

 

Průběžná kontrola studia

Vyhodnocení třech malých projektů v rozsahu 4 hodin každý, půlsemestrální písemka.

Podmínky zápočtu

Získání 20 ze 40 bodů za projekty a půlsemestrální písemku.
Nahoru