Fakulta informačních technologií VUT v Brně

Detail předmětu

Seminář VHDL

IVH Ak. rok 2005/2006 letní semestr 4 kredity

Aktuální akademický rok

Předmět není v tomto roce otevřen
Zavřít
Základní konstrukce jazyka VHDL, lexikální popis, zdrojový text ve VHDL. Datové typy, datové objekty, třídy objektů, deklarace datových objektů. Příkazy jazyka VHDL. Pokročilé vlastnosti jazyka VHDL, VHDL 93. Modelování zpoždění a plánovací času v jazyku VHDL. Modelování kombinačních obvodů, "don't cares", třístavové obvody. Modelování sekvenčních obvodů, Melyho a Moorův automat. Testování modelů a návrh testů. Návrh obvodů na úrovni algoritmů, meziregistrových přenosů a hradel. Modelování pro syntézu. Sémantika pro simulaci a syntézu, zpoždění v modelu. Programovací techniky, sdílené komponenty, "flattening" a strukturování. Příkladové studie komplexních logických obvodů ve VHDL: UART, RISC procesor, FIR filtr.

Garant předmětu

Jazyk výuky

česky

Zakončení

zápočet (písemná)

Rozsah

26 hod. cvičení, 13 hod. projekty

Bodové hodnocení

Zajišťuje ústav

Cvičící

Získané dovednosti, znalosti a kompetence z předmětu

Student bude schopen pomocí jazyka VHDL popsat chování a strukturu a následně simulovat komplexní číslicové systémy.

Cíle předmětu

Seznámit studenty se syntaxí a sémantikou jazyka pro popis "hardware" (VHDL), s jeho použitím pro modelování, simulaci a syntézu komplexních číslicových systémů, s programovacími technikami pro efektivní návrh a s profesionálními vývojovými prostředky.

Požadované prerekvizitní znalosti a dovednosti

Základy programování.

Literatura studijní

  • Přednáškové materiály v elektronické podobě.
  • Internet

Literatura referenční

  • Chang K.C.: Digital Design and Modeling with VHDL and Synthesis, IEEE Computer Society Press, 1997
  • Armstrong, J.R. - Gray F.G.: Structured Logic Design with VHDL, Prentice-Hall, 1993
  • Armstrong, J.R. - Gray, F.G.: VHDL Design Representation and Synthesis, 2nd edition, Prentice Hall, ISBN 0-13-021670-4, 2000

Osnova přednášek

  • Základní konstrukce jazyka VHDL, lexikální popis, zdrojový text ve VHDL.
  • Datové typy, datové objekty, třídy objektů, deklarace datových objektů.
  • Příkazy jazyka VHDL.
  • Pokročilé vlastnosti jazyka VHDL, VHDL 93.
  • Modelování zpoždění a plánovací času v jazyku VHDL.
  • Modelování kombinačních obvodů, "don't cares", třístavové obvody.
  • Modelování sekvenčních obvodů, Mealyho a Moorův automat.
  • Testování modelů a návrh testů.
  • Návrh obvodů na úrovni algoritmů, meziregistrových přenosů a hradel.
  • Modelování pro syntézu.
  • Sémantika pro simulaci a syntézu, zpoždění v modelu.
  • Programovací techniky, sdílené komponenty, "flattening" a strukturování.
  • Příkladové studie komplexních logických obvodů ve VHDL: UART, RISC procesor, FIR filtr.

Osnova ostatní - projekty, práce

Individuální projekt.

Průběžná kontrola studia

Vypracování a obhájení projektu včetně odevzdání technické zprávy v angličtině.

Podmínky zápočtu

Udělení zápočtu je podmíněno obhájením projektu.

Zařazení předmětu ve studijních plánech

  • Program IT-BC-3, obor BIT, 2. ročník, povinně volitelný skupina T
Nahoru