Fakulta informačních technologií VUT v Brně

Detail předmětu

Architektura procesorů

ACH Ak. rok 2012/2013 zimní semestr 5 kreditů

Předmět pokrývá architekturu univerzálních i specializovaných procesorů. Paralelismus na úrovni instrukcí (ILP) je studován na procesorech skalárních, superskalárních a VLIW. Dále jsou probrány procesory s vláknovým paralelismem (TLP). Datový paralelismus je ilustrován na vektorových procesorech, SIMDových instrukcích a na grafických procesorech (SIMT).  Probírají se základní techniky paralelizace výpočtů na GPU (CUDA). Další specializované procesory probírané v předmětu jsou síťové, signálové a nízkopříkonové.

Garant předmětu

Jazyk výuky

česky

Zakončení

zápočet+zkouška (písemná)

Rozsah

39 hod. přednášky, 13 hod. projekty

Bodové hodnocení

60 zkouška, 10 půlsemestrální test, 30 projekty

Zajišťuje ústav

Přednášející

Cvičící

Získané dovednosti, znalosti a kompetence z předmětu

Přehled mikroarchitektury procesorů a jejich trendů, dovednost porovnat procesory a simulovat vhodnými nástroji vliv změn v jejich architektuře. Znalosti o architektuře a obvodové podpoře paralelního zpracování na grafických procesorech využitelné pro akceleraci výpočtů.

Cíle předmětu

Seznámit se s architekturou nejnovějších procesorů pracujících s paralelismem na úrovni instrukcí či vláken. Ujasnit si úlohu překladače a jeho spolupráci s procesorem. Získat schopnost orientovat se v nabídce mikroprocesorů, dovést je hodnotit a porovnávat. Dále se seznámit s architekturou grafických procesorů a jejich použitím pro akceleraci výpočtů (GPGPU), se signálovými procesory a s technikami použitými u nízkopříkonových procesorů pro mobilní aplikace.

Požadované prerekvizitní znalosti a dovednosti

Architektura počítače typu von Neumann, hierarchická organizace paměťového systému, programování v JSI, činnost a funkce kompilátoru

Literatura studijní

  • aktuální PPT prezentace přednášek

Literatura referenční

  • Baer, J.L.: Microprocessor Architecture. Cambridge University Press, 2010, 367 s., ISBN 978-0-521-76992-1.
  • Hennessy, J.L., Patterson, D.A.: Computer Architecture - A Quantitative Approach. 5. vydání, Morgan Kaufman Publishers, Inc., 2012, 1136 s., ISBN 1-55860-596-7. 
  • Kirk, D., and Hwu, W.: Programming Massively Parallel Processors: A Hands-on Approach, Elsevier, 2010, s. 256, ISBN: 978-0-12-381472-2

Osnova přednášek

  • Skalární procesory. Zřetězené zpracování instrukcí a instrukční závislosti. Architektura typického procesoru.
  • Řetězové zpracování s asistencí kompilátoru. Superskalární CPU. Dynamické plánování instrukcí, predikce skoků.
  • Pokročilé techniky superskalárního zpracování: přejmenování registrů, tok dat přes paměťovou hierarchii.
  • Optimalizace načítání dat a instrukcí. Příklady procesorů.
  • Procesory VLIW. SW řetězení, predikace, binární překlad.
  • Paralelismus na úrovni vláken, multivláknové procesory, síťové procesory.
  • Procesory s podporou datového paralelismu, vektorové jednotky. 
  • SIMDová rozšíření SWAR, GPU a SIMT.
  • Architektura grafických jednotek GPU.
  • Paralelní výpočty na GPU, zpracování toků, CUDA/OpenCL.
  • Multimediální procesory, procesor Cell . 
  • Signálové procesory   
  • Nízkopříkonové procesory.

Osnova numerických cvičení

Numerická cvičení u předmětu nejsou plánována.

Osnova ostatní - projekty, práce

  • Superskalární technika zpracování instrukcí (simulátor SuperScalar)
  • Simulace výkonnosti paměťové hierarchie.
  • GPGPU, programovací úloha. 

Průběžná kontrola studia

Vyhodnocení třech malých projektů v rozsahu 4 hodin každý, půlsemestrální písemka.

Podmínky zápočtu

Získání 20 ze 40 bodů za projekty a půlsemestrální písemku.

Zařazení předmětu ve studijních plánech

Nahoru