Detail práce

Generátor ladicího nástroje na čipu

Bakalářská práce Student: Hrbáček Radek Akademický rok: 2010/2011 Vedoucí: Hruška Tomáš, prof. Ing., CSc.
Název anglicky
On-Chip Debugger Generator
Jazyk práce
český
Abstrakt
Tato bakalářská práce se zabývá návrhem a implementací ladicího rozhraní procesoru a jeho napojení na hardware generovaný nástroji projektu Lissom. V práci jsou nejprve podrobně popsány standardy JTAG a Nexus 5001, kterým implementované rozhraní vyhovuje. Praktická část práce zahrnuje popis vyvinutého nástroje a jeho testování. Výsledkem práce je funkční ladicí nástroj otestovaný společně s procesorem Codea na výukové platformě FITKit.
Klíčová slova

ladění kódu, JTAG, Nexus 5001, Lissom, VHDL, vestavěný systém

Ústav
Ústav informačních systémů FIT VUT v Brně
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení A
Obhajoba
13. června 2011
Oponent
Mecera Martin, Ing.
Komise
Dvořák Václav, prof. Ing., DrSc. (UPSY FIT VUT), předseda
Bartík Vladimír, Ing., Ph.D. (UIFS FIT VUT), člen
Janoušek Vladimír, doc. Ing., Ph.D. (UITS FIT VUT), člen
Matoušek Petr, doc. Ing., Ph.D., M.A. (UIFS FIT VUT), člen
Smrčka Aleš, Ing., Ph.D. (UITS FIT VUT), člen
Citace
HRBÁČEK, Radek. Generátor ladicího nástroje na čipu. Brno, 2011. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2011-06-13. Vedoucí práce Hruška Tomáš. Dostupné z: https://www.fit.vut.cz/study/thesis/12656/
BibTeX 
@bachelorsthesis{FITBT12656,
    author = "Radek Hrb\'{a}\v{c}ek",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Gener\'{a}tor ladic\'{i}ho n\'{a}stroje na \v{c}ipu",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2011,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/12656/"
}

Závěrečné práce

Nahoru