Detail práce
Graphical Simulator of Superscalar Processors
Práce se zabývá implementací simulátoru superskalárního procesoru. Implementace se odvíjí od existujících simulátorů a jejich chybějících částí. Simulátor umí vykonávat instrukční sadu RISC-V, ovšem je umožněno přidání jakékoli RISC instrukční sady. Simulátor má deterministickou predikci skoku. Části procesoru lze upravovat. Součástí je i editor kódu pro danou instrukční sadu.
simulátor, superskalární, procesor, interaktivní, Java, OOP, RISC-V, predikce skoku, Gshare, Tomasulo algoritmus, datové konflikty, load bypassing, load forwarding
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A.
- Je možné v tomto simulátoru spustit po překladu RISC-V kompilátorem i kód v jazyce C?
- Jaké instrukční sady tento simulátor podporuje? Je možné se mezi nimi přepínat?
- Co by bylo nutné změnit při přechodu mezi rozdílnými architekturami procesoru (např. RISC-V BOOM v1, v2 a v3)?
Bidlo Michal, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Češka Milan, prof. RNDr., CSc. (UITS FIT VUT), člen
Jaroš Jiří, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Martínek Tomáš, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Orság Filip, Ing., Ph.D. (UITS FIT VUT), člen
@mastersthesis{FITMT21991, author = "Jan V\'{a}vra", type = "Diplomov\'{a} pr\'{a}ce", title = "Graphical Simulator of Superscalar Processors", school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}", year = 2021, location = "Brno, CZ", language = "english", url = "https://www.fit.vut.cz/study/thesis/21991/" }