Detail práce
Hardwarová akcelerace šifrovacích algoritmů s technologií Xilinx Zynq
Tato práce se zabývá dvěma standardy pro zabezpečení uložených dat a datových toků Data Encryption Standard (dále zkratka DES) a Advanced Encryption Standard (dále zkratka AES). Prezentuje srovnání několika volně dostupných implementací pro oba algoritmy, které potom integruje do měřících zdrojových kódů v jazyce C. Měřící program potom změří rychlost provádění algoritmu a vypočítá bitovou rychlost pro různé délky vstupního bloku zprávy. Dále je součástí práce implementace obou šifrovacích algoritmů DES i AES v jazyce VHDL, simulace syntetizovaných návrhů a odvození bitové rychlosti obvodů pomocí výpisů z Vivado simulátoru. Výsledné vypočítané rychlosti hardwarových implementací jsou poté srovnány s naměřenou rychlostí softwarových implementací. Součástí práce jsou i zdrojové soubory kódu užitého při měření v jazyce C, kód VHDL implementace, program v jazyce C# pro generování VHDL komponent a další program v jazyce C# užitý při automatickém testování.
Advanced Encryption Standard, Data Encryption Standard, AES, DES, hardwarová akcelerace, C, Xilinx Zynq, OpenSSL
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm D.
- Na jakém zařízení bylo provedeno měření propustnosti softwarové implementace šifrovacích algoritmů?
- V textu práce je uvedeno, že se spouštěním softwarové implementace je spjata jistá režie na vytvoření vnitřních struktur adt. Neuvažoval jste měření pouze části algoritmu provádějící čistě šifrování, čímž by bylo eliminováno zkreslení způsobené uvedenou režií?
Holík Lukáš, doc. Mgr., Ph.D. (UITS FIT VUT), člen
Hradiš Michal, Ing., Ph.D. (UPGM FIT VUT), člen
Jaroš Jiří, doc. Ing., Ph.D. (UPSY FIT VUT), člen
@bachelorsthesis{FITBT24118,
author = "Marek Linner",
type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
title = "Hardwarov\'{a} akcelerace \v{s}ifrovac\'{i}ch algoritm\r{u} s technologi\'{i} Xilinx Zynq",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2021,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/24118/"
}