Result Details

Pokročilý akcelerátor zpracování radarového signálu

Created: 2014
English title
Advanced accelerator for radar signal processing
Type
functioning sample
Language
Czech
Authors
Husár Adam, Ing., Ph.D., DIFS (FIT)
Maršík Lukáš, Ing., DCGM (FIT)
Description

Pro zpracování radarového signálu není vždy třeba komplexních procesorů s velkým množstvím instrukcí. Lze si vystačit s dedikovanou výpočetní jednotkou, která disponuje relativně malým výkonem, ale na míru šitou instrukční sadou. Tak je možno úplně eliminovat potřebu CPU a veškeré zpracování provádět pouze v rámci FPGA, což přináší úspory nejen finanční, ale i energetické.

Ve funkčním vzorku byl použit soft procesor Codix-RISC, který je možno syntetizovat do FPGA, jaké je například osazeno na platformě Camea AX32. Procesor Codix umožňuje volit škálu podporovaných operací přidáváním, a nebo odebíráním instrukcí. Výsledkem je jednotka, která zabírá malé množství zdrojů a je vhodná většinu úkonů při zpracování signálu. Navíc ji lze kombinovat s jinými jednotkami (například IP core FFT), které zastanou zbytek nezbytných úloh a kroků.

English description

It is not always necessary to execute algorithms of radar signal processing by complex processors with large instruction set. It is possible to employ dedicated processing unit with relatively low computational power but well optimized ad hoc instruction set. This way, a CPU can be completely elliminated and whole processing can be done only by a FPGA. This saves both money and energy.

In this functional sample was a soft-core Codix-RISC used. This core can be synthesized into FPGA such as the one used e.g. in the Camea AX32 platform. The Codix processor allows adding or removing instruction and as result is the computing unit very efficient. It can be also combined with other units such as IP FFT that can handle other computations.

Keywords

radar, zpracování signálu, FPGA

English keywords

radar, signal processing, FPGA

Location
License
In order to use the result by another entity, it is always necessary to acquire a license
License Fee
The licensor requires a license fee for the result
License Conditions

For licence please consult: Mgr. Michaela Kavková, Research Centre of Information Technology, Faculty of Information Technology, BUT Brno, Božetěchova 2, 612 66 Brno, 541 141 470

Files
Projects
Portable and Predictable Performance on Heterogeneous Embedded Manycores, MŠMT, Společné technologické iniciativy, 7HZC13005, start: 2012-09-01, end: 2015-10-31, completed
Research groups
Departments
Back to top