Result Details

Verifikace početních možností 32bitového a 8bitového procesoru

FRÝZA, T.; HORÁK, R.; NECESANÝ, J. Verifikace početních možností 32bitového a 8bitového procesoru. In Sborník příspěvků konference Králíky 2009. Brno: Vysoké učení technické v Brně, 2009. s. 83-86. ISBN: 978-80-214-3938-2.
Type
conference paper
Language
Czech
Authors
Frýza Tomáš, doc. Ing., Ph.D., UREL (FEEC)
Horák Radim, Ing.
Nečesaný Jaroslav, Ing., FEEC (FEEC)
Abstract

Příspěvek pojednává o možnostech implementace jednoduchých kompresních algoritmů na vybrané mikroprocesory. Konkrétně se jedná o 32bitový signálový procesor firmy Texas Instruments s plovoucí řádovou čárkou TMS320C6711, jehož architektura koresponduje s algoritmy pro zpracování signálů. Jako druhý zástupce byl úmyslně vybrán 8bitový mikrokontrolér firmy Freescale MC9S08JM60, jehož primární aplikační oblastí je řízení procesů. Pro ověření výpočetních možností těchto rozdílných architektur byl vybrán kodér a dekodér standardu JPEG pro statické snímky. V textu je rozebrána početní náročnost dílčích bloků standardu JPEG, doplněna o výsledky s reálnými procesory. Také konkrétní formát pro ukládání kódovaných dat JPEG je v textu podrobně popsán.

Keywords

Algoritmy, kódování obrazu, JPEG, doba zpracování, DSP, mikrokontrolér.

Published
2009
Pages
83–86
Proceedings
Sborník příspěvků konference Králíky 2009
Edition
1
Conference
IEEE Workshop Králíky 2009
ISBN
978-80-214-3938-2
Publisher
Vysoké učení technické v Brně
Place
Brno
BibTeX 
@inproceedings{BUT33620,
  author="Tomáš {Frýza} and Radim {Horák} and Jaroslav {Nečesaný}",
  title="Verifikace početních možností 32bitového a 8bitového procesoru",
  booktitle="Sborník příspěvků konference Králíky 2009",
  year="2009",
  number="1",
  pages="83--86",
  publisher="Vysoké učení technické v Brně",
  address="Brno",
  isbn="978-80-214-3938-2"
}
Departments
Department of Radio Electronics (UREL)
Back to top