Paměťově efektivní vyhledání nejdelšího shodného prefixu pro směrování ve 100 Gb/s sítích

Zpracování síťových dat v současných páteřních sítích již není možné provádět s využitím obecných procesorů, ale ke zpracování je nutné využít specializovaný hardware. V rámci disertační práce s názvem Využití rekonfigurovatelných obvodů v oblasti počítačových sítí je zkoumána oblast využítí technologie FPGA pro implementaci operace vyhledání nejdelšího shodného prefixu, která představuje hlavní část procesu směrování paketů. Tento příspěvek popisuje nově navrženou paměťově efektivní reprezentaci sady prefixů ze směrovací tabulky, která se v případě sad IPv6 prefixů vyrovná současným nejlepším řešením a pro IPv4 prefixy dosahuje výrazně lepších výsledků. Díky snížení paměťových nároků reprezentace prefixové sady je možné k jejímu uložení využít snadno a rychle přístupnou paměť na čipu FPGA. Reprezentaci prefixové sady tak není nutné ukládat do externí paměti, díky čemž dosahuje výsledné řešení propustnosti přibližně 155 Gb/s.

Processing of network data in current backbone networks cannot be done using general processors. Instead, it has to be done using dedicated hardware. As a part of the dissertation "Utilization of reconfigurable circuits in the area of computer networks", utilization of FPGAs for implementation of the longest prefix match (LPM) operation is examined. This work presents newly proposed memory efficient representation of prefix set extracted from routing table, which is comparable with current best solutions on sets of IPv6 prefixes and overcomes them on sets of IPv4 prefixes. Because of low memory demands of the proposed representation, it is possible to store the prefix set in fast and easily accesible on-chip memory of the FPGA, which allows to perform IP lookup with throughput of 155 Gbps.