Faculty of Information Technology, BUT

Publication Details

Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design

GAJDA Zbyšek and SEKANINA Lukáš. Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design. In: 2007 Genetic and Evolutionary Computation Conference. New York: Association for Computing Machinery, 2007, pp. 245-252. ISBN 9781595936974.
Czech title
Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design
Type
conference paper
Language
english
Authors
URL
Keywords
digital circuit, evolutionary design, cartesian genetic programming
Abstract
V článku je ukázáno, že evoluční návrh obvodů vedený na úrovni hradel umožňuje generovat inovativní řešení i na úrovni tranzistorů. Pomocí nekonvenčních hradel NAND/NOR a NOR/NAND byly nalezeny nové implementace sčítaček a majoritních obvodů, které obsahují méně tranzistorů než existující řešení. Použití nekonvenčních hradel rovněž vedlo k zjednodušení problému pro evoluční algoritmus. 
Published
2007
Pages
245-252
Proceedings
2007 Genetic and Evolutionary Computation Conference
Conference
Genetic and Evolutionary Computation Conference , London, GB
ISBN
9781595936974
Publisher
Association for Computing Machinery
Place
New York, US
BibTeX
@INPROCEEDINGS{FITPUB8367,
   author = "Zby\v{s}ek Gajda and Luk\'{a}\v{s} Sekanina",
   title = "Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design",
   pages = "245--252",
   booktitle = "2007 Genetic and Evolutionary Computation Conference",
   year = 2007,
   location = "New York, US",
   publisher = "Association for Computing Machinery",
   ISBN = "9781595936974",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/8367"
}
Back to top