Dependable Digital Systems Research Group

2015

GPDRC: Řadič částečné dynamické rekonfigurace pro odolné architektury, software, 2015
Authors: STRAKA, M.; KAŠTIL, J.

Nástroje pro generování odolných architektur a hlídacích obvodů z jazyka VHDL, software, 2015
Authors: STRAKA, M.

2013

intMAN: Priority-Driven Load-Adaptive Monitoring-Based Hardware for Managing Interrupts in Embedded Event-Triggered Real-Time Systems, prototype, 2013
Authors: STRNADEL, J.; ŠIMEK, V.

2008

TASTE: Testability Analysis SuiTE, software, 2008
Authors: STRNADEL, J.

2007

RTL benchmark circuit generator, software, 2007
Authors: PEČENKA, T.; KOTÁSEK, Z.

Set of tools for RTL circuits testability analysis, software, 2007
Authors: ŠKARVADA, J.; KOTÁSEK, Z.

Tools for split RTL circuit into Testable blocks, software, 2007
Authors: HERRMAN, T.; KOTÁSEK, Z.