Result Details

Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq

MRÁZEK, V. Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq. Proceedings of the 20th Student Conference, EEICT 2014. Volume 2. Brno: Vysoké učení technické v Brně, 2014. s. 229-231. ISBN: 978-80-214-4923-7.
English title
Acceleration of Transistor-Level Evolutionary Design of Digital Circuits Using Zynq
Type
conference paper
Language
Czech
Authors
Mrázek Vojtěch, Ing., Ph.D.
Abstract
Účelem této práce je navrhnout novou metodu evolučního návrhu na úrovni tranzistorů, která je akcelerovatelná v HW. Jako cílová platforma je použit SoC Xilinx Zynq integrující hradlové pole a ARM procesor. Představený akcelerátor je více jak 4x rychlejší než implementace na CPU a více než 1000x rychlejší než simulátor SPICE.
English abstract
The objective of this work is to develop a new method for evolutionary design of digital circuits at transistor-level suitable for HW acceleration. As a target platform, a system on chip Xilinx Zynq consisting of ARM and programmable logic is utilized. The proposed accelerator is more than
4x faster than CPU-based implementation with discrete simulation and more than 1000x faster than SPICE-based simulator.
English keywords

Cartesian genetic programming, transistor, Zynq, acceleration

URL
Published
2014
Pages
229–231
Proceedings
Proceedings of the 20th Student Conference, EEICT 2014
Series
Volume 2
Conference
Student EEICT 2014
ISBN
978-80-214-4923-7
Publisher
Vysoké učení technické v Brně
Place
Brno
BibTeX 
@inproceedings{BUT111655,
  author="Vojtěch {Mrázek}",
  title="Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq",
  booktitle="Proceedings of the 20th Student Conference, EEICT 2014",
  year="2014",
  series="Volume 2",
  pages="229--231",
  publisher="Vysoké učení technické v Brně",
  address="Brno",
  isbn="978-80-214-4923-7",
  url="http://www.feec.vutbr.cz/EEICT/2014/sbornik/02magisterskeprojekty/10pocitacovesystemy/06-xmraze06@stud.fit.vutbr.cz.pdf"
}
Files
Projects
Advanced Methods for Evolutionary Design of Complex Digital Circuits, GACR, Standardní projekty, GA14-04197S, start: 2014-01-01, end: 2016-12-31, completed
Architektury paralelních a vestavěných počítačových systémů, BUT, Vnitřní projekty VUT, FIT-S-14-2297, start: 2014-01-01, end: 2016-12-31, completed
Research groups
Evolvable Hardware Research Group (RG EHW)
Departments
Department of Computer Systems (DCSY)
Back to top