Detail výsledku

Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq

MRÁZEK, V. Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq. Proceedings of the 20th Student Conference, EEICT 2014. Volume 2. Brno: Vysoké učení technické v Brně, 2014. s. 229-231. ISBN: 978-80-214-4923-7.
Název anglicky
Acceleration of Transistor-Level Evolutionary Design of Digital Circuits Using Zynq
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Mrázek Vojtěch, Ing., Ph.D.
Abstrakt
Účelem této práce je navrhnout novou metodu evolučního návrhu na úrovni tranzistorů, která je akcelerovatelná v HW. Jako cílová platforma je použit SoC Xilinx Zynq integrující hradlové pole a ARM procesor. Představený akcelerátor je více jak 4x rychlejší než implementace na CPU a více než 1000x rychlejší než simulátor SPICE.
Abstrakt anglicky
The objective of this work is to develop a new method for evolutionary design of digital circuits at transistor-level suitable for HW acceleration. As a target platform, a system on chip Xilinx Zynq consisting of ARM and programmable logic is utilized. The proposed accelerator is more than
4x faster than CPU-based implementation with discrete simulation and more than 1000x faster than SPICE-based simulator.
Klíčová slova anglicky

Cartesian genetic programming, transistor, Zynq, acceleration

URL
Rok
2014
Strany
229–231
Sborník
Proceedings of the 20th Student Conference, EEICT 2014
Řada
Volume 2
Konference
Student EEICT 2014
ISBN
978-80-214-4923-7
Vydavatel
Vysoké učení technické v Brně
Místo
Brno
BibTeX 
@inproceedings{BUT111655,
  author="Vojtěch {Mrázek}",
  title="Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq",
  booktitle="Proceedings of the 20th Student Conference, EEICT 2014",
  year="2014",
  series="Volume 2",
  pages="229--231",
  publisher="Vysoké učení technické v Brně",
  address="Brno",
  isbn="978-80-214-4923-7",
  url="http://www.feec.vutbr.cz/EEICT/2014/sbornik/02magisterskeprojekty/10pocitacovesystemy/06-xmraze06@stud.fit.vutbr.cz.pdf"
}
Soubory
Projekty
Architektury paralelních a vestavěných počítačových systémů, VUT, Vnitřní projekty VUT, FIT-S-14-2297, zahájení: 2014-01-01, ukončení: 2016-12-31, ukončen
Pokročilé metody evolučního návrhu složitých číslicových obvodů, GAČR, Standardní projekty, GA14-04197S, zahájení: 2014-01-01, ukončení: 2016-12-31, ukončen
Výzkumné skupiny
Výzkumná skupina Evolvable Hardware (VZ EHW)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru