Detail projektu

Paralelní architektury a programování pro CBSE - vývoj kursu

Období řešení: 1. 1. 1998 - 31. 12. 1998

Typ projektu: grant

Kód: IMG-97-CZ-2065

Agentura: European Commision - Tempus Phare

Program:

Název anglicky
Parallel Architectures and Programming for CBSE - course development
Typ
grant
Klíčová slova

Paralelní výpočty a architektury, simulace paralelních procesů, prototypování paralelních aplikací, distribuované systémy

Abstrakt

Vývoj kursu "Praktické paralelní programování" a připojených laboratorních cvičení, mj. pro zaměření Technika systémů založených na počítačích (CBSE)

  • Hostitel: Universitat Autonoma de Barcelona, Bellaterra - Barcelona, Spain
  • Trvání: 4 týdny, 16. srpna - 12. září
  • Jméno oddělení: Department of Computer Science, Faculty of Sciences, Computer Architecture and Operating Systems Unit
  • Kontaktní osoba: Prof. Emilio Luque, Ph.D.
Řešitelé
Dvořák Václav, Prof. Ing., DrSc. (UIVT FEI VUT) , hlavní řešitel
Publikace

1998

  • DVOŘÁK Václav a SLLAME Azeddien M. An FPGA-Based Systolic Serial Multiplier. In: Proceedings of the 5th Electronic Devices and Systems Conference 1998. Brno: neznámá, 1998, s. 394-397. ISBN 80-214-1198-8. Detail
Nahoru