Fakulta informačních technologií VUT v Brně

Detail publikace

Acceleration of Functional Verification in the Development Cycle of Hardware Systems

ZACHARIÁŠOVÁ Marcela. Acceleration of Functional Verification in the Development Cycle of Hardware Systems. In: Počítačové architektury a diagnostika. Praha: České vysoké učení technické, 2012, s. 73-78. ISBN 978-80-01-05106-1.
Název česky
Využití akcelerace funkční verifikaci při vývoji hardwarových systémů
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Klíčová slova
funkční verifikace, hardwarová akcelerace, genetický algoritmus, optimalizace
Abstrakt
Funkční verifikace je technika, která ověřuje korektnost hardwarového systému vzhledem k dané specifikaci. Složitost moderních počítačových systémů výrazně roste a proces verifikace zabírá značné množství času při vývoji systémů. V současnosti je velkou výzvou najít vhodnou akcelerační techniku. Práce představuje strategii pro akceleraci funkční verifikace pomocí FPGA a to umístěním části komponent verifikačního prostředí do FPGA. Druhá strategie optimalizuje a automatizuje techniku funkční verifikace označovanou jako verifikace řízená pokrytím pomocí genetického algoritmu.    
Rok
2012
Strany
73-78
Sborník
Počítačové architektury a diagnostika
Konference
Počítačové architektury a diagnostika 2012, PAD 2012, Milovy, CZ
ISBN
978-80-01-05106-1
Vydavatel
České vysoké učení technické
Místo
Praha, CZ
BibTeX
@INPROCEEDINGS{FITPUB10139,
   author = "Marcela Zachari\'{a}\v{s}ov\'{a}",
   title = "Acceleration of Functional Verification in the Development Cycle of Hardware Systems",
   pages = "73--78",
   booktitle = "Po\v{c}\'{i}ta\v{c}ov\'{e} architektury a diagnostika",
   year = 2012,
   location = "Praha, CZ",
   publisher = "Czech Technical University",
   ISBN = "978-80-01-05106-1",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/10139"
}
Nahoru