Fakulta informačních technologií VUT v Brně

Detail publikace

Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures

ZACHARIÁŠOVÁ Marcela a LENGÁL Ondřej. Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures. FIT-TR-2012-03, Brno: Fakulta informačních technologií VUT v Brně, 2012.
Název česky
Hardwarová akcelerace v rámci HAVEN: Vyhodnocení různých architektur
Typ
technická zpráva
Jazyk
angličtina
Autoři
URL
Klíčová slova
funkční verifikace, HAVEN, hardwarová akcelerace, FPGA
Abstrakt
Funkční verifikace je jednou z nejrozšířenějších technik pro ověření korektnosti hardwarového systému vzhledem k jeho specifikaci. Složitost moderních počítačových systému rapidně roste a v současnosti je nalezení vhodné akcelerační techniky pro proces verifikace velkou výzvou. Technická správa  prezentuje různé architektury rámce HAVEN, který je volně dostupnou a otevřenou verifikační platformu, která využívá FPGA technologii pro akceleraci verifikačních běhů. Navržené architektury umožňují krok za krokem přesouvat komponenty softwarového verifikačního prostředí do FPGA a tak dosahovat různé stupně akcelerace ale na úkor stráty pohodlí při ladení chyb jak je tomu v simulátoru. Naše experimenty ukazují, že stupeň akcelerace čistě hardwarové verifikační architektury HAVENu umožňuje více než 100 000 násobné urychlení oproti běhu verifikace v čistě softwarové architektuře HAVENu.
Rok
2012
Strany
14
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
FIT-TR-2012-03, Brno, CZ
BibTeX
@TECHREPORT{FITPUB10140,
   author = "Marcela Zachari\'{a}\v{s}ov\'{a} and Ond\v{r}ej Leng\'{a}l",
   title = "Towards Beneficial Hardware Acceleration in HAVEN: Evaluation of Testbed Architectures",
   pages = 14,
   year = 2012,
   location = "FIT-TR-2012-03, Brno, CZ",
   publisher = "Faculty of Information Technology BUT",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/10140"
}
Nahoru