Detail publikace

Low-Latency Modular Packet Header Parser for FPGA

KEKELY Lukáš, PUŠ Viktor a KOŘENEK Jan. Low-Latency Modular Packet Header Parser for FPGA. In: ACM/IEEE Symposium on Architectures for Networking and Communications Systems. Austin: Association for Computing Machinery, 2012, s. 77-78. ISBN 978-1-4503-1685-9.
Název česky
Nízko-latentní modulární analyzátor hlaviček paketov pro FPGA
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Kekely Lukáš, Ing., Ph.D. (FIT VUT)
Puš Viktor, Ing., Ph.D. (CESNET)
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT)
Abstrakt
Analýza paketů je jednou ze základních operací síťové infrastruktury. Moderní sítě mají vysoké nároky na výkonnost a možnost konfigurace analyzátorů paketů, avšak často je vysoké rychlosti dosaženo na úkor velice velké spotřeby zdrojů na čipu. Navrhujeme proto architekturu zřetězeného analyzátoru paketů, který poskytuje okrem vysoké propustnosti (více jak 100 Gb/s) i nízkou latenci. Navíc, poměr latence a propustnosti je možné ladit, aby zodpovídal konkrétní aplikaci. Analyzátor je ručně optimalizován díky přímé implementaci ve VHDL, navzdory tomu je jeho struktura velice uniformní and jednoduše rozšířitelná o nové protokoly.
Rok
2012
Strany
77-78
Sborník
ACM/IEEE Symposium on Architectures for Networking and Communications Systems
Konference
ACM/IEEE Symposium on Architectures for Networking and Communications Systems 2012, Austin, TX, US
ISBN
978-1-4503-1685-9
Vydavatel
Association for Computing Machinery
Místo
Austin, US
BibTeX
@INPROCEEDINGS{FITPUB10197,
   author = "Luk\'{a}\v{s} Kekely and Viktor Pu\v{s} and Jan Ko\v{r}enek",
   title = "Low-Latency Modular Packet Header Parser for FPGA",
   pages = "77--78",
   booktitle = "ACM/IEEE Symposium on Architectures for Networking and Communications Systems",
   year = 2012,
   location = "Austin, US",
   publisher = "Association for Computing Machinery",
   ISBN = "978-1-4503-1685-9",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/10197"
}
Soubory
Nahoru