Detail publikace

Towards Hardware Architecture for Memory Efficient IPv4/IPv6 Lookup in 100 Gbps Networks

MATOUŠEK Jiří, SKAČAN Martin a KOŘENEK Jan. Towards Hardware Architecture for Memory Efficient IPv4/IPv6 Lookup in 100 Gbps Networks. In: Proceedings of the 2013 IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2013. Brno: IEEE Computer Society, 2013, s. 108-111. ISBN 978-1-4673-6136-1.
Název česky
Návrh hardwarové architektury pro paměťově efektivní vyhledávání v IPv4/IPv6 směrovacích tabulkách ve 100 Gb/s sítích
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Matoušek Jiří, Ing., Ph.D. (UPSY FIT VUT)
Skačan Martin, Ing. (FIT VUT)
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT)
Abstrakt

S nárůstem přenosových rychlostí v počítačových sítích je nutné zvyšovat také výkon operace vyhledání nejdelšího shodného prefixu (logest prefix matching, LPM) IP adres v páteřních směrovačích. Zatímco existující LPM algoritmy jsou schopné dosáhnout vysoké propustnosti pro IPv4 adresy, při použití IPv6 adres je jejich rychlost zpracování omezená. Aby bylo možné dosáhnout propustnosti 100 Gb/s, je nutné implementovat operaci LPM v hardware a použít takovou reprezentaci směrovací tabulky, která umožní její uložení do paměti na čipu. Současné LPM algoritmy potřebují pro uložení IPv6 směrovacích tabulek velkou paměť, nebo musejí využívat kompresi s využitím dynamických datových struktur, které nelze jednoduše implementovat v hardware. Proto byla provedena analýza dostupných směrovacích tabulek páteřních směrovačů, na jejímž základě byla navržena nová reprezentace prefixových sad. Navržená reprezentace vykazuje velmi nízké paměťové nároky a je použitelná pro vysokorychlostní zřetězené zpracování, což je ukázáno na nové zřetězené architektuře s propustností 100 Gb/s.

Rok
2013
Strany
108-111
Sborník
Proceedings of the 2013 IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2013
Konference
IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2013, Karlovy Vary, CZ
ISBN
978-1-4673-6136-1
Vydavatel
IEEE Computer Society
Místo
Brno, CZ
DOI
10.1109/DDECS.2013.6549798
UT WoS
000325168900024
EID Scopus
2-s2.0-84881362654
BibTeX 
@INPROCEEDINGS{FITPUB10273,
   author = "Ji\v{r}\'{i} Matou\v{s}ek and Martin Ska\v{c}an and Jan Ko\v{r}enek",
   title = "Towards Hardware Architecture for Memory Efficient IPv4/IPv6 Lookup in 100 Gbps Networks",
   pages = "108--111",
   booktitle = "Proceedings of the 2013 IEEE 16th International Symposium on Design and Diagnostics of Electronic Circuits and Systems, DDECS 2013",
   year = 2013,
   location = "Brno, CZ",
   publisher = "IEEE Computer Society",
   ISBN = "978-1-4673-6136-1",
   doi = "10.1109/DDECS.2013.6549798",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/10273"
}
Nahoru