Detail publikace
An Abstraction of Multi-Port Memories with Arbitrary Addressable Units
Smrčka Aleš, Ing., Ph.D. (UITS FIT VUT)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS FIT VUT)
paměť, registrové pole, automatická formální verifikace, model checking
Článek popisuje přístup pro automatické generování abstraktních modelů pamětí, které mohou být využity pro efektivní verifikaci hardware. Prezentovaný přístup uvažuje možnost adresování dat o různých velikostech jako jsou např. slabiky, slova nebo dvojslova. Technika je také použitelná pro paměti s více čtecími a zápisovými porty, paměti s nulovým nebo jednotkovým zpožděním zápisu či čtení a umožňuje modelovat paměť s náhodným počátečním stavem, čímž je docíleno možnosti verifikovat daný návrh pro všechny možné počáteční konfigurace paměti. Popsaná abstrakce umožňuje modelovat rozměrná registrová pole a paměti takovým způsobem, který významně redukuje stavový prostor, jež je prohledáván v průběhu verifikace.
@INPROCEEDINGS{FITPUB10352, author = "Luk\'{a}\v{s} Charv\'{a}t and Ale\v{s} Smr\v{c}ka and Tom\'{a}\v{s} Vojnar", title = "An Abstraction of Multi-Port Memories with Arbitrary Addressable Units", pages = "460--468", booktitle = "Computer Aided Systems Theory - EUROCAST 2013", series = "Lecture Notes in Computer Science", volume = 8111, year = 2013, location = "Berlin Heidelberg, DE", publisher = "Springer Verlag", ISBN = "978-3-642-53855-1", language = "english", url = "https://www.fit.vut.cz/research/publication/10352" }