Detail výsledku

Methodology for Fault Tolerant System Design Based on FPGA Into Limited Redundant Area

MIČULKA, L.; STRAKA, M.; KOTÁSEK, Z. Methodology for Fault Tolerant System Design Based on FPGA Into Limited Redundant Area. 16th Euromicro Conference on Digital System Design: Architectures, Methods and Tools. Santander: IEEE Computer Society, 2013. p. 227-234. ISBN: 978-0-7695-5074-9.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Mičulka Lukáš, Ing., Ph.D.
Straka Martin, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Abstrakt

The paper presents a methodology of fault tolerant system design into an FPGA with the ability of the transient fault and the permanent fault mitigation. The transient fault mitigation is done by the partial dynamic reconfiguration. The mitigation of a certain number of permanent faults is based on using a specific fault tolerant architecture occupiing less resources than the previosly used one and excluding the faulty part of the FPGA. This inovative technique is based on the precompiled configurations stored in an external memory. To reduce the required space for a partial bitstream the relocation technique is used.

Klíčová slova

methodology, partial dynamic reconfiguration, relocation, synchronization, limited redundant space

Rok
2013
Strany
227–234
Sborník
16th Euromicro Conference on Digital System Design: Architectures, Methods and Tools
Konference
16th Euromicro Conference on Digital System Design: Architectures, Methods and Tools
ISBN
978-0-7695-5074-9
Vydavatel
IEEE Computer Society
Místo
Santander
BibTeX 
@inproceedings{BUT103518,
  author="Lukáš {Mičulka} and Martin {Straka} and Zdeněk {Kotásek}",
  title="Methodology for Fault Tolerant System Design Based on FPGA Into Limited Redundant Area",
  booktitle="16th Euromicro Conference on Digital System Design: Architectures, Methods and Tools",
  year="2013",
  pages="227--234",
  publisher="IEEE Computer Society",
  address="Santander",
  isbn="978-0-7695-5074-9"
}
Projekty
Centrum excelence IT4Innovations, MŠMT, Operační program Výzkum a vývoj pro inovace, ED1.1.00/02.0070, zahájení: 2011-01-01, ukončení: 2015-12-31, ukončen
Metodiky pro návrh systémů odolných proti poruchám do rekonfigurovatelných architektur - vývoj, implementace a verifikace, MŠMT, COST CZ (2011-2017), LD12036, zahájení: 2012-03-01, ukončení: 2015-11-30, ukončen
Pokročilé bezpečné, spolehlivé a adaptivní IT, VUT, Vnitřní projekty VUT, FIT-S-11-1, zahájení: 2011-01-01, ukončení: 2013-12-31, ukončen
Výzkum informačních technologií z hlediska bezpečnosti, MŠMT, Institucionální prostředky SR ČR (např. VZ, VC), MSM0021630528, zahájení: 2007-01-01, ukončení: 2013-12-31, řešení
Výzkumné skupiny
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Pracoviště
Ústav počítačových systémů (UPSY)
Nahoru