Detail publikace

Automatic Construction of On-line Checking Circuits Based on Finite Automata

MATUŠOVÁ, L.; KAŠTIL, J.; KOTÁSEK, Z. Automatic Construction of On-line Checking Circuits Based on Finite Automata. In 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014. p. 326-332. ISBN: 978-0-7695-5074-9.
Název česky
Automatická konstrukce hlídacích obvodů založených na konečných automatech
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Matušová Lucie, Ing.
Kaštil Jan, Ing., Ph.D.
Kotásek Zdeněk, doc. Ing., CSc.
Klíčová slova


Fault Tolerant,Active Automata Learning,Online Checkers,Mealy Machine

Abstrakt

Tento článek popisuje metodologii pro tvorbu online hlídacích obvodů založených na konečných automatech pro komponenty implementované do FPGA. Hlídací obvody poskytují informace o korektní funkci zařízení a umožňují implementaci systému odolou proti poruchám. Hlídací obvody byly sestrojeny z automatů naučených pomocí aktivního učení implementovaného pomocí knihovny learnlib.Experimentální výsledky ukazují, že je možné automaticky sestrojit hlídací obvody popisující základní chování hlídaných komponent. Sestrojený hlídací obvod je až   x menší než originální komponenta.

Rok
2014
Strany
326–332
Sborník
17th Euromicro Conference on Digital Systems Design
Konference
17th Euromicro konference o návrhu číslicových systémů: Architectury, methody a nástroje, Verona, IT
ISBN
978-0-7695-5074-9
Vydavatel
IEEE Computer Society
Místo
Verona
DOI
10.1109/DSD.2014.78
UT WoS
000358409000043
EID Scopus
2-s2.0-84928786780
BibTeX 
@inproceedings{BUT111659,
  author="Lucie {Matušová} and Jan {Kaštil} and Zdeněk {Kotásek}",
  title="Automatic Construction of On-line Checking Circuits Based on Finite Automata",
  booktitle="17th Euromicro Conference on Digital Systems Design",
  year="2014",
  pages="326--332",
  publisher="IEEE Computer Society",
  address="Verona",
  doi="10.1109/DSD.2014.78",
  isbn="978-0-7695-5074-9"
}
Nahoru