Detail publikace

Automatic Construction of On-line Checking Circuits Based on Finite Automata

MATUŠOVÁ Lucie, KAŠTIL Jan a KOTÁSEK Zdeněk. Automatic Construction of On-line Checking Circuits Based on Finite Automata. In: 17th Euromicro Conference on Digital Systems Design. Verona: IEEE Computer Society, 2014, s. 326-332. ISBN 978-0-7695-5074-9.
Název česky
Automatická konstrukce hlídacích obvodů založených na konečných automatech
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Matušová Lucie, Ing. (FIT VUT)
Kaštil Jan, Ing. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Abstrakt
Tento článek popisuje metodologii pro tvorbu online hlídacích obvodů založených na konečných automatech pro komponenty implementované do FPGA. Hlídací obvody poskytují informace o korektní funkci zařízení a umožňují implementaci systému odolou proti poruchám. Hlídací obvody byly sestrojeny z automatů naučených pomocí aktivního učení implementovaného pomocí knihovny learnlib.Experimentální výsledky ukazují, že je možné automaticky sestrojit hlídací obvody popisující základní chování hlídaných komponent. Sestrojený hlídací obvod je až   x menší než originální komponenta.
Rok
2014
Strany
326-332
Sborník
17th Euromicro Conference on Digital Systems Design
Konference
17th Euromicro Conference on Digital Systems Design: Architectures, Methods and Tools, Verona, IT
ISBN
978-0-7695-5074-9
Vydavatel
IEEE Computer Society
Místo
Verona, IT
DOI
BibTeX
@INPROCEEDINGS{FITPUB10734,
   author = "Lucie Matu\v{s}ov\'{a} and Jan Ka\v{s}til and Zden\v{e}k Kot\'{a}sek",
   title = "Automatic Construction of On-line Checking Circuits Based on Finite Automata",
   pages = "326--332",
   booktitle = "17th Euromicro Conference on Digital Systems Design",
   year = 2014,
   location = "Verona, IT",
   publisher = "IEEE Computer Society",
   ISBN = "978-0-7695-5074-9",
   doi = "10.1109/DSD.2014.78",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/10734"
}
Nahoru