Detail publikace
Evolutionary Functional Approximation of Circuits Implemented into FPGAs
Mrázek Vojtěch, Ing., Ph.D. (UPSY FIT VUT)
Sekanina Lukáš, prof. Ing., Ph.D. (UPSY FIT VUT)
V řadě aplikacích je možné akceptovat malou odchylku na výstupu, pokud dosáhneme významného vylepšení plochy, výkonu nebo energetické účinnosti. Tento přístup je výhodný také pro aplikace pro obvody FPGA. Tento článek popisuje automatickou metodu, která aproximuje obvodové prvky, které jsou vícekrát implementovány v FPGA akcelerátoru. Tato aproximace vychází z plně funkčního obvodu popsaného na úrovni hradel, který je aproximován s využitím Kartézského genetického programování (CGP) respektující omezení a chybovou metriku zadané uživatelem. Poté jsou navržené obvody implementovány v FPGA s využitím standardních syntézních nástrojů. Bylo využito pěti různých nástrojů, které syntetizují obvody vytvořené pomocí CGP an úrovni hradel do úrovně lookup tabulek FPGA. Navržená metoda byla ověřena na úloze aproximace 8-bitové sčítačky, 8-bitové násobičky a 9- a 25-ti vstupých mediánů.
@INPROCEEDINGS{FITPUB11243, author = "Zden\v{e}k Va\v{s}\'{i}\v{c}ek and Vojt\v{e}ch Mr\'{a}zek and Luk\'{a}\v{s} Sekanina", title = "Evolutionary Functional Approximation of Circuits Implemented into FPGAs", pages = "1--8", booktitle = "2016 IEEE Symposium Series on Computational Intelligence", year = 2016, location = "Athens, GR", publisher = "Institute of Electrical and Electronics Engineers", ISBN = "978-1-5090-4240-1", doi = "10.1109/SSCI.2016.7850173", language = "english", url = "https://www.fit.vut.cz/research/publication/11243" }