Detail výsledku
Triple Modular Redundancy Used in Field Programmable Neural Networks
KRČMA, M.; LOJDA, J.; KOTÁSEK, Z. Triple Modular Redundancy Used in Field Programmable Neural Networks. In Proceedings of IEEE East-West Design & Test Symposium. Novi Sad: IEEE Computer Society, 2017. p. 1-6. ISBN: 978-1-5386-3299-4.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Krčma Martin, Ing., Ph.D., UPSY (FIT)
Lojda Jakub, Ing., Ph.D., UPSY (FIT)
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Lojda Jakub, Ing., Ph.D., UPSY (FIT)
Kotásek Zdeněk, doc. Ing., CSc., UPSY (FIT), UTKO (FEKT)
Abstrakt
This paper presents the concepts of FPNA and FPNN, used for the approximation of artificial neural networks in FPGAs and discusses the usage of TMR technique in order to reach a fault tolerance. The schemes of the FPGA implementation are presented. The results of experiments determining the FPGA resources utilization with different usage of the TMR technique are provided.
Klíčová slova
Tripple Modular Redundancy, FPNN, Aritificial Neural networks, Fault Tolerance
Rok
2017
Strany
1–6
Sborník
Proceedings of IEEE East-West Design & Test Symposium
Konference
15th IEEE EAST-WEST DESIGN & TEST SYMPOSIUM
ISBN
978-1-5386-3299-4
Vydavatel
IEEE Computer Society
Místo
Novi Sad
DOI
UT WoS
000426878200101
EID Scopus
BibTeX
@inproceedings{BUT146262,
author="Martin {Krčma} and Jakub {Lojda} and Zdeněk {Kotásek}",
title="Triple Modular Redundancy Used in Field Programmable Neural Networks",
booktitle="Proceedings of IEEE East-West Design & Test Symposium",
year="2017",
pages="1--6",
publisher="IEEE Computer Society",
address="Novi Sad",
doi="10.1109/EWDTS.2017.8110128",
isbn="978-1-5386-3299-4",
url="https://www.fit.vut.cz/research/publication/11446/"
}
Soubory
Projekty
IT4Innovations excellence in science, MŠMT, Národní program udržitelnosti II, LQ1602, zahájení: 2016-01-01, ukončení: 2020-12-31, ukončen
Pokročilé paralelní a vestavěné počítačové systémy, VUT, Vnitřní projekty VUT, FIT-S-17-3994, zahájení: 2017-03-01, ukončení: 2020-02-29, ukončen
Pokročilé paralelní a vestavěné počítačové systémy, VUT, Vnitřní projekty VUT, FIT-S-17-3994, zahájení: 2017-03-01, ukončení: 2020-02-29, ukončen
Výzkumné skupiny
Výzkumná skupina Spolehlivé číslicové systémy (VZ DEPSYS)
Pracoviště
Ústav počítačových systémů
(UPSY)