Detail publikace

Mapping of P4 Match Action Tables to FPGA

KEKELY, M.; KOŘENEK, J. Mapping of P4 Match Action Tables to FPGA. In Preceedings of 27TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS. Ghent: Institute of Electrical and Electronics Engineers, 2017. p. 1-2. ISBN: 978-90-90-30428-1.
Název česky
Mapování P4 vyhledávacích tabulek do FPGA
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kekely Michal, Ing., Ph.D.
Kořenek Jan, doc. Ing., Ph.D. (UPSY)
Klíčová slova

P4, FPGA, packet classification, match action tables

Abstrakt

Počítačové sítě se mňení velkou rychlostí. Administrátoři takýchto síti vyžadují flexibilnější a silnější nástroje aby byli schopni podporovat nové protokoly a služby. Jazyk P4 poskytuje novou úroveň abstrakce pro flexibilné spracování paketú. Proto jsme navrhli novou architekturu pro efektivní mapování vyheldávacích tabulek jazyka P4 do FPGA. Architektura je založena na algoritmu DCFL a je schopná škálovat propustnost za cenu navýšení paměˇřových zdrojú.

Rok
2017
Strany
1–2
Sborník
Preceedings of 27TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS
Konference
27TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS, Ghent, BE
ISBN
978-90-90-30428-1
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Ghent
DOI
10.23919/FPL.2017.8056768
UT WoS
000426989400013
EID Scopus
2-s2.0-85034425205
BibTeX 
@inproceedings{BUT144482,
  author="Michal {Kekely} and Jan {Kořenek}",
  title="Mapping of P4 Match Action Tables to FPGA",
  booktitle="Preceedings of 27TH INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE LOGIC AND APPLICATIONS",
  year="2017",
  pages="1--2",
  publisher="Institute of Electrical and Electronics Engineers",
  address="Ghent",
  doi="10.23919/FPL.2017.8056768",
  isbn="978-90-90-30428-1"
}
Nahoru