Fakulta informačních technologií VUT v Brně

Detail publikace

Cascaded Stripe Memory Engines for Multi-Scale Object Detection in FPGA

MUSIL Petr, JURÁNEK Roman, MUSIL Martin a ZEMČÍK Pavel. Cascaded Stripe Memory Engines for Multi-Scale Object Detection in FPGA. IEEE Transactions on Circuits and Systems for Video Technology, roč. 2019, č. 1, s. 1-13. ISSN 1051-8215. Dostupné z: https://ieeexplore.ieee.org/document/8573854
Název česky
Kaskádová paměťová architektura pro detekci objektů různé velikosti ve videu v FPGA
Typ
článek v časopise
Jazyk
angličtina
Autoři
Musil Petr, Ing. (UPGM FIT VUT)
Juránek Roman, Ing., Ph.D. (UPGM FIT VUT)
Musil Martin, Ing. (UPGM FIT VUT)
Zemčík Pavel, prof. Dr. Ing. (UPGM FIT VUT)
URL
Abstrakt
V tomto článku popisujeme novou architekturu detekce objektů implementovanou v FPGA, založenou na metodě Stripe Memory Engine (SME). Navrženou architekturu porovnáváme se stavajícími řešeními a ukazujeme její výhody, které jsou vysoká propustnost a přesnost, škálovatelnost, relativně nízka spotřeba zdroju a nejlepší poměr zdrojů a propustnosti.
Rok
2019 (v tisku)
Strany
1-13
Časopis
IEEE Transactions on Circuits and Systems for Video Technology, roč. 2019, č. 1, ISSN 1051-8215
Vydavatel
IEEE Circuits and Systems Society
DOI
BibTeX
@ARTICLE{FITPUB11896,
   author = "Petr Musil and Roman Jur\'{a}nek and Martin Musil and Pavel Zem\v{c}\'{i}k",
   title = "Cascaded Stripe Memory Engines for Multi-Scale Object Detection in FPGA",
   pages = "1--13",
   journal = "IEEE Transactions on Circuits and Systems for Video Technology",
   volume = 2019,
   number = 1,
   year = 2019,
   ISSN = "1051-8215",
   doi = "10.1109/TCSVT.2018.2886476",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/11896"
}
Nahoru