Detail publikace
Utilizing parametric systems for detection of pipeline hazards
Smrčka Aleš, Ing., Ph.D. (UITS FIT VUT)
Vojnar Tomáš, prof. Ing., Ph.D. (UITS FIT VUT)
Mikroprocesor, datový hazard, řídicí hazard, formální metody, parametrické systémy
Aktuální důraz na rychlost vývojového cyklu mikroprocesorů využívající linku zřetězení vede k vysokým požadavkům na automatizované techniky návrhu a jeho verifikaci. V tomto článku uvádíme automatizovaný přístup, který kombinuje statickou analýzu datových cest, řešiče SMT a formální verifikaci parametrických systémů za účelem odhalení chyb způsobených nevhodným zpracováním datových a řídicích hazardů mezi dvěmi instrukcemi v lince zřetězení. Konkrétně se zaměřujeme na procesory s jednoduchou linkou zřetězení, které zpracovávají instrukce ve vstupním pořadí. Článek sjednocuje a lépe formalizuje předchozí práci na RAW, WAR a WAW hazardech a rozšiřuje je o možnost zpracování řídicích hazardů na daných typech procesoru. Navržený přístup byl implementován v nástroji Hades a jsou prezentovány slibné výsledky získané užitím daného nástroje na mikroprocesorech s více linkami zřetězení.
@ARTICLE{FITPUB12367, author = "Luk\'{a}\v{s} Charv\'{a}t and Ale\v{s} Smr\v{c}ka and Tom\'{a}\v{s} Vojnar", title = "Utilizing parametric systems for detection of pipeline hazards", pages = "1--28", booktitle = "International Journal on Software Tools for Technology Transfer", journal = "International Journal on Software Tools for Technology Transfer", volume = 2020, number = 1, year = 2022, ISSN = "1433-2779", doi = "10.1007/s10009-020-00591-y", language = "english", url = "https://www.fit.vut.cz/research/publication/12367" }