Detail publikace

Pipelined ALU for effective external memory access in FPGA

KEKELY Michal, HYNEK Karel a ČEJKA Tomáš. Pipelined ALU for effective external memory access in FPGA. In: 2020 23RD EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD 2020). Kranj: Institute of Electrical and Electronics Engineers, 2020, s. 97-100. ISBN 978-1-7281-9535-3. Dostupné z: https://ieeexplore.ieee.org/abstract/document/9217822
Název česky
Zřetezena ALU pro efektivní přístup k externí paměti FPGA
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Kekely Michal, Ing. (UPSY FIT VUT)
Hynek Karel, Ing. (FIT ČVUT)
Čejka Tomáš, Ing., Ph.D. (FIT ČVUT)
URL
Klíčová slova

cache, externá paměť, FPGA, monitorování sítí

Abstrakt

Externí paměti v číslicovém návrhu jsou spjaty s vysokým časem odezvy. Běžný přístup k znížení dopadu této odezvy je přidáni paměti cache. Tohle řešení je vhodné pro standardní procesory, kde je možno přeplánovat operace podle potřeby. Avšak FPGA architektury jsou často jenom akcelerátory s jednoduchou funkcionalitou, kde není možné práci odložit. Nedostupnost dat v paměti cache tedy vede k zastavení zřetezeného zpracovaní a nebo k ztrátě dat. Architektura, kterou představuje tenhle článek, snižuje dopad tohoto problému pomocí agregace aritmetických operací nad paměťovým subsystémem. Tato architektura dosahuje rychlosti 200 Mp/s (vykonaných operací). Je navrhnuta pro použití v systémech pro síťové technologie 100 Gb/s. Zlepšení oproti jiným implementacím je víc než trojnásobné. Navíc tato architektura snižuje množství paměťových transakcí dvojnásobně pro skutečné datové sady.

Rok
2020
Strany
97-100
Sborník
2020 23RD EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD 2020)
Konference
23rd Euromicro Conference on Digital System Design (DSD), Portorož, Slovenia, Grand Hotel Bernardin, SI
ISBN
978-1-7281-9535-3
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Kranj, SI
DOI
10.1109/DSD51259.2020.00026
UT WoS
000630443300015
EID Scopus
2-s2.0-85096352923
BibTeX 
@INPROCEEDINGS{FITPUB12450,
   author = "Michal Kekely and Karel Hynek and Tom\'{a}\v{s} \v{C}ejka",
   title = "Pipelined ALU for effective external memory access in FPGA",
   pages = "97--100",
   booktitle = "2020 23RD EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD 2020)",
   year = 2020,
   location = "Kranj, SI",
   publisher = "Institute of Electrical and Electronics Engineers",
   ISBN = "978-1-7281-9535-3",
   doi = "10.1109/DSD51259.2020.00026",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/12450"
}
Nahoru