Automatic Design of Fault-Tolerant Systems for VHDL and SRAM-based FPGAs

Návrh systémů odolných proti poruchám, elektronická automatizace návrhu, vkládání redundance, alokace redundance, Multiple-choice Knapsack Problem, FPGA, VHDL, t50

Článek prezentuje a hodnotí možnosti automatického návrhu systémů odolných proti poruchám. Článek prezentuje přehled našeho toolkitu a jeho tří hlavních komponent: 1) prostředky pro vkládání struktur odolných proti poruchám (které nazýváme "helpers"); 2) prostředky pro volbu struktur (které nazýváme "guiders"); a 3) automatická tvorba testbedů pro obvody FPGA. Tyto testbedy zahrnují pokročilé techniky urychlení testu a následného odhadu odolnosti proti poruchám. Náš přístup si dává za cíl kompletní nezávislost na jazyku použitém pro popis systému a také na úrovni abstrakce, na které je popis realizován. Nicméně, v případové studii, jež je součástí článku, využíváme jazyk VHDL v kombinaci se strukturami založenými na jemné n-modulární redundanci. Případová studie potvrzuje, že je nepochybně důležité volit správný typ odolnosti proti poruchám pro každou komponentu systému samostatně. S využitím naší metody byly vytvořeny tři experimentální systémy. Dva z nich vykazovaly lepší odolnost proti poruchám, zatímco jejich plocha na čipu se snížila. Srovnání provádíme se systémy, v nichž byla pro každou komponentu volena totožná struktura odolnosti proti poruchám. V případové studii měříme odolnosti na základě mediánu času do projevu poruchy ("median time to failure", též nazývaný t50). Metoda však není na této veličině závislá a je tudíž možno optimalizovat obvody na libovolný spolehlivostní parametr, pokud je tento parametr měřitelný s přihlédnutím k časové náročnosti měření.