Detail publikace

Reliability Analysis of the FPGA Control System with Reconfiguration Hardening

PÁNEK Richard, LOJDA Jakub, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Reliability Analysis of the FPGA Control System with Reconfiguration Hardening. In: Proceedings - 2021 24th Euromicro Conference on Digital System Design, DSD 2021. Palermo: Institute of Electrical and Electronics Engineers, 2021, s. 553-556. ISBN 978-1-6654-2703-6.
Název česky
Analýza spolehlivosti řídicího systému na FPGA se zabezpečením rekonfigurací
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Klíčová slova

Odolnost proti poruchám, řadič částečné dynamické rekonfigurace, FPGA, analýza spolehlivosti.

Abstrakt

Ve vesmírných aplikacích je důležitý výpočetní výkon, kde využití FPGA je velmi užitečné. Nicméně FPGA jsou citlivé na projevy záření, které mohou způsobit poruchu. Zvláště nebezpečné jsou poruchy konfigurační paměti známé jako Single Event Upsets (SEUs), které mohou vést k selhání celého systému. K prevenci selhání systému se proto využívají techniky odolnosti proti poruchám. Hlavní motivací pro využití těchto technik je udržení správného chování systému i přes výskyt poruch. Kromě maskování poruch, které pouze oddaluje selhání systému v důsledku kumulace poruch, bylo využito mírnění poruch pomocí částečné dynamické rekonfigurace. Vše potřebné zajišťuje řadič rekonfigurace, který je nezbytnou přidanou komponentou celého systému. Velmi výhodná je také možnost detekovat výskyt poruch v systému. Pak se systém nemusí zbytečně obnovovat, což šetří zbytečnou práci řadiče. Klíčovou částí je vyhodnocení odolnosti proti poruchám systému s rekonfigurací poškozených částí. Ve všech experimentech byla použita experimentální platforma, která emuluje elektromechanický systém, který se skládá z řídicí jednotky robota na FPGA a simulace jeho chování na PC. Do tohoto řadiče na FPGA jsou injektovány umělé poruchy. Navíc byl na reálném systém v současných experimentech ověřen dříve publikovaný odhad spolehlivosti systému zjištěný simulaci.

Rok
2021
Strany
553-556
Sborník
Proceedings - 2021 24th Euromicro Conference on Digital System Design, DSD 2021
Konference
24th Euromicro Conference on Digital System Design, Palermo, IT
ISBN
978-1-6654-2703-6
Vydavatel
Institute of Electrical and Electronics Engineers
Místo
Palermo, IT
DOI
UT WoS
000728394500080
EID Scopus
BibTeX
@INPROCEEDINGS{FITPUB12489,
   author = "Richard P\'{a}nek and Jakub Lojda and Jakub Podiv\'{i}nsk\'{y} and Zden\v{e}k Kot\'{a}sek",
   title = "Reliability Analysis of the FPGA Control System with Reconfiguration Hardening",
   pages = "553--556",
   booktitle = "Proceedings - 2021 24th Euromicro Conference on Digital System Design, DSD 2021",
   year = 2021,
   location = "Palermo, IT",
   publisher = "Institute of Electrical and Electronics Engineers",
   ISBN = "978-1-6654-2703-6",
   doi = "10.1109/DSD53832.2021.00089",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/12489"
}
Nahoru