Reliability Analysis of the FPGA Control System with Reconfiguration Hardening

Odolnost proti poruchám, řadič částečné dynamické rekonfigurace, FPGA, analýza spolehlivosti.

Ve vesmírných aplikacích je důležitý výpočetní výkon, kde využití FPGA je velmi užitečné. Nicméně FPGA jsou citlivé na projevy záření, které mohou způsobit poruchu. Zvláště nebezpečné jsou poruchy konfigurační paměti známé jako Single Event Upsets (SEUs), které mohou vést k selhání celého systému. K prevenci selhání systému se proto využívají techniky odolnosti proti poruchám. Hlavní motivací pro využití těchto technik je udržení správného chování systému i přes výskyt poruch. Kromě maskování poruch, které pouze oddaluje selhání systému v důsledku kumulace poruch, bylo využito mírnění poruch pomocí částečné dynamické rekonfigurace. Vše potřebné zajišťuje řadič rekonfigurace, který je nezbytnou přidanou komponentou celého systému. Velmi výhodná je také možnost detekovat výskyt poruch v systému. Pak se systém nemusí zbytečně obnovovat, což šetří zbytečnou práci řadiče. Klíčovou částí je vyhodnocení odolnosti proti poruchám systému s rekonfigurací poškozených částí. Ve všech experimentech byla použita experimentální platforma, která emuluje elektromechanický systém, který se skládá z řídicí jednotky robota na FPGA a simulace jeho chování na PC. Do tohoto řadiče na FPGA jsou injektovány umělé poruchy. Navíc byl na reálném systém v současných experimentech ověřen dříve publikovaný odhad spolehlivosti systému zjištěný simulaci.