Detail výsledku

Behavioral Analysis for Testability on VHDL Source File

KOTÁSEK, Z.; RŮŽIČKA, R. Behavioral Analysis for Testability on VHDL Source File. Proceedings of Design and Diagnostics of Electronic Circuits and Systems Workshopsborník konference IEEE DDECS. Bratislava: Slovak Academy of Science, 2000. p. 209-212. ISBN: 80-968320-3.
Typ
článek ve sborníku konference
Jazyk
anglicky
Autoři
Kotásek Zdeněk, doc. Ing., CSc.
Růžička Richard, doc. Ing., Ph.D., MBA, FEKT (FEKT)
Abstrakt

The goal of the research activities the results of which are presentedin this paper is to experiment with the VHDL resulting RTL/gate levelstructures. The results of experiments with different types of VHDLstatements are behavioral source text and analyse the summarised.

Klíčová slova

behaviorální analýza testovatelnosti číslicových obvodů

Rok
2000
Strany
209–212
Sborník
Proceedings of Design and Diagnostics of Electronic Circuits and Systems Workshopsborník konference IEEE DDECS
Konference
Design and Diagnostics of Electronic Circuits and Systems - IEEE DDECS'2000
ISBN
80-968320-3
Vydavatel
Slovak Academy of Science
Místo
Bratislava
BibTeX 
@inproceedings{BUT191917,
  author="Zdeněk {Kotásek} and Richard {Růžička}",
  title="Behavioral Analysis for Testability on VHDL Source File",
  booktitle="Proceedings of Design and Diagnostics of Electronic Circuits and Systems Workshopsborník konference IEEE DDECS",
  year="2000",
  pages="209--212",
  publisher="Slovak Academy of Science",
  address="Bratislava",
  isbn="80-968320-3"
}
Projekty
Metodika a prostředky pro analýzu testovatelnosti digitálních obvodů, GAČR, Standardní projekty, GA102/98/1463, zahájení: 1998-01-01, ukončení: 2006-03-31, ukončen
Výzkumné skupiny
Výzkumná skupina Superpočítačových technologií SC@FIT (VZ SC@FIT)
Pracoviště
Fakulta informačních technologií (FIT)
Nahoru