Detail publikace

Simulation and Prototyping Multiprocessor SoC with Hybrid Pipeline/Farm Architecture

KUTÁLEK Vladimír a DVOŘÁK Václav. Simulation and Prototyping Multiprocessor SoC with Hybrid Pipeline/Farm Architecture. In: Proceedings of IEEE Design and Diagnostics of Electronic Circuits and System Workshop. Brno: Fakulta informačních technologií VUT v Brně, 2002, s. 296-299. ISBN 80-214-2094-4.
Název česky
Simulace a prototypování multiprocesorových SoC na zřetězené procesorové architektuře
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Klíčová slova

Multiprocesorové vestavěné systémy, zřetězená procesorová farma, predikce výkonnosti

Abstrakt

Paralelismus na úrovni procesů a vláken je velmi často použita v asynchronních procesorových linkách pro vestavěné aplikace, v poslední době na čipu. Tento článek se zabývá simulací linek s jedním nebo více dělníky v každém stupni. Počet dělníků je volen s ohledem na vyrovnání zátěže v jednotlivých stupních a také pro udržení využití procesorů. Výsledky simulace pro danou úlohu rozdělenou do několika dílčích úloh s různou dobou výpočtu jsou prezentovány, stejně tak jako příklad výpočtu mocniny matice.

Rok
2002
Strany
296-299
Sborník
Proceedings of IEEE Design and Diagnostics of Electronic Circuits and System Workshop
Konference
IEEE Design and Diagnostics of Electronic Circuits and Systems 2002, Brno, CZ
ISBN
80-214-2094-4
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno, CZ
BibTeX
@INPROCEEDINGS{FITPUB6899,
   author = "Vladim\'{i}r Kut\'{a}lek and V\'{a}clav Dvo\v{r}\'{a}k",
   title = "Simulation and Prototyping Multiprocessor SoC with Hybrid Pipeline/Farm Architecture",
   pages = "296--299",
   booktitle = "Proceedings of IEEE Design and Diagnostics of Electronic Circuits and System Workshop",
   year = 2002,
   location = "Brno, CZ",
   publisher = "Faculty of Information Technology BUT",
   ISBN = "80-214-2094-4",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/6899"
}
Nahoru