Detail publikace
Využití a akcelerace evolučních technik pro návrh číslicových obvodů
VAŠÍČEK, Z. Využití a akcelerace evolučních technik pro návrh číslicových obvodů. Počítačové architektury a diagnostika 2010. Brno: Fakulta informačních technologií VUT v Brně, 2010. s. 165-170. ISBN: 978-80-214-4140-8.
Název anglicky
The evolutionary techniques for digital circuits : acceleration and applications
Typ
článek ve sborníku konference
Jazyk
česky
Autoři
Abstrakt
V posledních letech bylo v řadě publikací ukázáno, že využitím evoluční technik při řešení konkrétního problému jsme schopni získat kvalitní a mnohdy inovativní výsledky.
Často skloňovaným nedostatkem evolučního přístupu je však problém škálovatelnosti, zejména problém škálovatelnosti evaluace, který znemožňuje efektivně řešit komplexní úlohy.
Ačkoliv nejvíce výsledků bylo dosaženo v oblasti návrhu číslicových obvodů, nebyl doposud publikován přístup umožňující pracovat s obvody čítajícími více než cca 25 vstupů.
Článek popisuje strukturu disertační práce, která se zabývá návrhem technik umožňujících redukovat problém škálovatelnosti evaluace.
V oblasti návrhu kombinačních obvodů se podařilo spojením evolučních technik s metodami formální verifikace tento problém výrazně redukovat, navržený přístup je schopen manipulovat s obvody čítajícími desítky až stovky vstupů.
Rok
2010
Strany
165–170
Sborník
Počítačové architektury a diagnostika 2010
ISBN
978-80-214-4140-8
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno
BibTeX
@inproceedings{BUT35127,
author="Zdeněk {Vašíček}",
title="Využití a akcelerace evolučních technik pro návrh číslicových obvodů",
booktitle="Počítačové architektury a diagnostika 2010",
year="2010",
pages="165--170",
publisher="Fakulta informačních technologií VUT v Brně",
address="Brno",
isbn="978-80-214-4140-8"
}