Fakulta informačních technologií VUT v Brně

Detail publikace

Decreasing Test Time by Scan Chain Reorganization

BARTOŠ Pavel, KOTÁSEK Zdeněk a DOHNAL Jan. Decreasing Test Time by Scan Chain Reorganization. In: IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011. Cottbus: IEEE Computer Society, 2011, s. 371-374. ISBN 978-1-4244-9753-9.
Název česky
Zkracování doby aplikace testu přeuspořádáním scan řetězce
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Bartoš Pavel, Ing. (UPSY FIT VUT)
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT)
Dohnal Jan, Ing., Ph.D. (ONDESIGN)
Abstrakt
Příspěvek popisuje metodu optimalizace scan řetězce po fázi fyzického návrhu za účelem snížení doby aplikace testu. Princip metody je založen na eliminaci některých typů chyb a tím i počtu testovacích vektorů nutných pro jejich otestování. Metoda byla experimentálně ověřena na několika reálných obvodech, výsledky experimentů jsou v příspěvku uvedeny.
Rok
2011
Strany
371-374
Sborník
IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011
Konference
IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems 2011, Cottbus, DE
ISBN
978-1-4244-9753-9
Vydavatel
IEEE Computer Society
Místo
Cottbus, DE
BibTeX
@INPROCEEDINGS{FITPUB9556,
   author = "Pavel Barto\v{s} and Zden\v{e}k Kot\'{a}sek and Jan Dohnal",
   title = "Decreasing Test Time by Scan Chain Reorganization",
   pages = "371--374",
   booktitle = "IEEE Design and Diagnostics of Electronic Circuits and Systems DDECS'2011",
   year = 2011,
   location = "Cottbus, DE",
   publisher = "IEEE Computer Society",
   ISBN = "978-1-4244-9753-9",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/9556"
}
Nahoru