Detail publikace
Hardware Accelerated Functional Verification
ZACHARIÁŠOVÁ Marcela. Hardware Accelerated Functional Verification. In: Proceedings of the 17th Conference STUDENT EEICT 2011. Brno: Fakulta informačních technologií VUT v Brně, 2011, s. 321-323. ISBN 978-80-214-4272-6.
Název česky
Hardwarově akcelerovaná funkční verifikace
Typ
článek ve sborníku konference
Jazyk
angličtina
Autoři
Zachariášová Marcela, Ing., Ph.D. (UPSY FIT VUT)
URL
Abstrakt
Funkční verifikace je technika, která ověřuje korektnost hardwarového systému vzhledem k dané specifikaci. Složitost moderních počítačových systémů výrazně roste a proces verifikace zabírá značné množství času při vývoji systémů. V současnosti je velkou výzvou najít vhodnou akcelerační techniku. Práce představuje strategii pro akceleraci funkční verifikace pomocí FPGA a to umístěním části komponent verifikačního prostředí do FPGA.
Rok
2011
Strany
321-323
Sborník
Proceedings of the 17th Conference STUDENT EEICT 2011
Konference
Student EEICT 2011, Brno, CZ
ISBN
978-80-214-4272-6
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
Brno, CZ
BibTeX
@INPROCEEDINGS{FITPUB9705, author = "Marcela Zachari\'{a}\v{s}ov\'{a}", title = "Hardware Accelerated Functional Verification", pages = "321--323", booktitle = "Proceedings of the 17th Conference STUDENT EEICT 2011", year = 2011, location = "Brno, CZ", publisher = "Faculty of Information Technology BUT", ISBN = "978-80-214-4272-6", language = "english", url = "https://www.fit.vut.cz/research/publication/9705" }