Detail publikace

HAVEN: An Open Framework for FPGA-Accelerated Functional Verification of Hardware

ZACHARIÁŠOVÁ Marcela, LENGÁL Ondřej a KAJAN Michal. HAVEN: An Open Framework for FPGA-Accelerated Functional Verification of Hardware. FIT-TR-2011-05, Brno: Fakulta informačních technologií VUT v Brně, 2011.
Název česky
HAVEN: Otevřený rámec pro akceleraci funkcionální verifikace hardwaru za pomoci FPGA
Typ
technická zpráva
Jazyk
angličtina
Autoři
URL
Abstrakt

Funkční verifikace je jednou z nejrozšířenějších technik pro ověření korektnosti hardwarového systému vzhledem k jeho specifikaci. Složitost moderních počítačových systému rapidně roste a v současnosti je nalezení vhodné akcelerační techniky pro proces verifikace velkou výzvou. Tenhle článek prezentuje HAVEN, volně dostupnou a otevřenou verifikační platformu, která využívá FPGA technologii pro akceleraci verifikačních běhů. HAVEN s výhodou využívá inherentního paralelismu hardwarových systémů a přesouvá verifikovaný systém společně s přidruženými komponentami verifikačního prostředí do FPGA. Prezentovaná platforma je naprogramována v jazyku SystemVerilog a přidržuje se principů funkčních verifikačních metodik (OVM, UVM), verifikace pomocí formálních předpokladů a poskytuje adekvátní ladící prostředí s postačující viditelností signálů, proto jsou možnosti použití značné. Naše experimenty povrdily, že stupeň urychlení procesu verifikace závisí na složitosti verifikovaného systému.

Rok
2011
Strany
16
Vydavatel
Fakulta informačních technologií VUT v Brně
Místo
FIT-TR-2011-05, Brno, CZ
BibTeX
@TECHREPORT{FITPUB9739,
   author = "Marcela Zachari\'{a}\v{s}ov\'{a} and Ond\v{r}ej Leng\'{a}l and Michal Kajan",
   title = "HAVEN: An Open Framework for FPGA-Accelerated Functional Verification of Hardware",
   pages = 16,
   year = 2011,
   location = "FIT-TR-2011-05, Brno, CZ",
   publisher = "Faculty of Information Technology BUT",
   language = "english",
   url = "https://www.fit.vut.cz/research/publication/9739"
}
Nahoru