Návrh číslicových systémů (v angličtině)

• 39 hod. přednášky
• 13 hod. cvičení

• 60 bodů závěrečná zkouška (písemná část)
• 40 bodů půlsemestrální test (písemná část)

Praktické využití vybraných metod pro popis kombinačních a sekvenčních logických sítí. Zvládnutí analýzy a návrhu jednoduchých kombinačních a sekvenčních logických sítí. Zvládnutí analýzy a návrhu jednoduchých číslicových zařízení sestavených z kombinačních a sekvenčních obvodů a bloků.

Získat přehled a základy praktického využití vybraných metod pro popis kombinačních a sekvenčních logických sítí jakožto podstaty číslicových zařízení. Naučit se analyzlovat a navrhovat kombinační logické sítě. Naučit se analyzovat a navrhovat sekvenční logické sítě. Naučit se navrhovat číslicové obvody sestavené z kombinačních a sekvenčních logických sítí.

• Diskrétní matematika (IDM)

Množiny, relace a zobrazení. Základní pojmy a axiomy Boolovy algebry. Základní pojmy teorie grafů. Základy elektrotechniky a základní aktivní a pasivní elektronické součástky.

• Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i. XESS Corporation, WWW Edition.
• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS (http://www.wkap.nl/prod/b/0-7923-8456-3). Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.
• Amaral, J.N.: COMPUTER ORGANIZATION AND ARCHITECTURE I (http://www.cs.ualberta.ca/~amaral/courses/229/). University of Alberta, Edmonton, CA, 2003.
• Amaral, J.N.: COMPUTER ORGANIZATION AND ARCHITECTURE II (http://www.cs.ualberta.ca/~amaral/courses/329/). University of Alberta, Edmonton, CA, 2003.
• Eysselt, M.: Digital Systems Design: Basic Set of Problems 1 (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7130) (SSI Circuits Networks). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-1se1.htm)).
• Eysselt, M.: Digital Systems Design: Basic Set of Problems 2 (http://www.fit.vutbr.cz/research/view_pub.php?id=7140) (MSI Circuits Networks). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-2se1.htm)).
• Eysselt, M.: Digital Systems Design: Binary Logic Elements (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7132) (Grafic Symbols for Diagrams). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-bsy1.htm)).
• Eysselt, M.: Digital Systems Design: Laboratory (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7131) (TTL Family Circuits and Functional Diagrams). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-lab1.htm)).
• Eysselt, M.: Digital Systems Design: Slides 2003 (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7133) (Set of Basic Slides). Student-Text of the FIT, Brno UT, 2003.
• Eysselt, M.: Digital Systems Design: Programmable Logic Devices (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7088) (Foundations & Examples). Student-Text of the FIT Brno UT, FIT Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-pld1.htm)).
• McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986.
• Cheung, J.Y., Bredeson, J.G.: MODERN DIGITAL SYSTEMS DESIGN. West Publishing Company, USA, ISBN 0-314-47828-0, 1990.
• Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990.
• Katz, R.H.: Contemporary Logic Design. Addison-Wesley/Benjamin-Cummings Publishing CO, Redwood City, CA, USA, ISBN 0-8053-2703-7, 1993.
• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.

• McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986.
• Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990.
• Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.

• Binární čísla: Poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
• Boolova algebra, reprezentace logických funkcí, algebraické formy.
• Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
• Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
• Analýza činnosti logických sítí: Souběh a hazard.
• Vybrané logické bloky: Sčítačka, odčítačka, multiplexor, demultiplexor, dekodér, kodér, komparátor, aritmetická a logická jednotka.
• Sekvenční logické obvody a sítě, klopné obvody.
• Stavové automaty a jejich reprezentace.
• Návrh synchronizovaných sekvenčních sítí: Kódování stavů, optimalizace a implementace. Registr, čítač, posuvný registr, dělič impulsního kmitočtu.
• Cílové technologie: SSI, MSI, LSI.
• Programovatelné součástky: Hradlová pole, PROM, PLA, PAL.
• Jednoduché asynchronní logické sítě: Návrh, analýza činnosti, hazardy.

• Binární čísla: Poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
• Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
• Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
• Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
• Využití SSI i.o. pro implementace logických funkcí. Analýza činnosti logických sítí: Souběh a hazard.
• Vybrané logické bloky: Sčítačky, odčítačka.
• Stavové automaty a jejich reprezentace. Návrh synchronizovaných sekvenčních sítí.
• Návrh logických sítí s i.o. technologií MSI a LSI. Programovatelné součástky: Hradlová pole, PROM, PLA, PAL.

• Průběžný test za 20 bodů.
• Půlsemestrální zkouška za 20 bodů.
• Závěrečná zkouška za 60 bodů.
  Hranice pro úspěšnou zkoušku podle pravidel ECTS je 50 bodů.
• 
  Podmínky zápočtu:
  Zápočet není ustanoven.

Kontrolovanou výukou jsou průběžný test, půlsemestrální zkouška a závěrečná zkouška. Test a půlsemestrální zkouška nemají náhradní termín. Závěrečná zkouška má dva náhradní termíny.

Zápočet není ustanoven.