Detail práce
Generování pseudonáhodných čísel v FPGA
V tejto bakalárskej práci boli prebrané možnosti implementácie hardvérových generátorov pseudonáhodných čísel. Konkrétne pojednáva o dvoch najpoužívanejších spôsoboch generovania pseudonáhodných čísel v číslicových systémoch založených na princípe lineárneho spätnoväzbového registra (LFSR) a systéme založenom na celulárnych automatoch (CA). Z každej skupiny boli navrhnuté a v jazyku C popísané dva vhodné modely, ktoré sa v praxi najčastejšie používajú. Taktiež bolo takto implementované i zaujímavé kombinačné zapojenie LFSR, ktoré sa v praxi taktiež občas používa. Implementované generátory boli ohodnotené pomocou vysoko kvalitnej sady štatistických testov Diehard. Ďalšia časť práce spočívala v návrhu a implementácií vybraných generátorov jazykom popisujúcim hardvér. Týmto bol VHDL. Pomocou neho bolo vytvorených niekoľko modelov. Ide najmä o typy sériových a paralelných LFSR. Napokon bol sériový LFSR implementovaný i do výukovej platformy FITKit. Práca sa taktiež zaoberá implementáciou generátorov do hardvéru s ohľadom na veľkosť zabranej plochy.
Pseudonáhodné čísla, Lineárny spätnoväzbový generátor, Celulárny automat, Diehard, FPGA, FITKit
Černocký Jan, prof. Dr. Ing. (UPGM FIT VUT), člen
Fučík Otto, doc. Dr. Ing. (UPSY FIT VUT), člen
Herout Adam, prof. Ing., Ph.D. (UPGM FIT VUT), člen
Jedlička Petr, Ing., Ph.D. (Mendelu), člen
Peringer Petr, Dr. Ing. (UITS FIT VUT), člen
@bachelorsthesis{FITBT1620, author = "Pavol Kor\v{c}ek", type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce", title = "Generov\'{a}n\'{i} pseudon\'{a}hodn\'{y}ch \v{c}\'{i}sel v FPGA", school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}", year = 2007, location = "Brno, CZ", language = "czech", url = "https://www.fit.vut.cz/study/thesis/1620/" }