Detail práce
Vytvoření modelu procesoru RISC-V
Bakalářská práce se zabývá implementací modelu procesoru RISC-V v jazyce pro popis architektur CodAL.Teoretická část práce se zaměřuje na popis jazyka CodAL a klasifikaci procesorů. Praktická část práce se věnuje samotné implementaci procesoru RISC-V na úrovni instrukčního modelu a jeho testování. Dále se práce zabývá implementací MMU, časovačem a analýzou proxy kernelu.
CodAL, Codasip, procesor, RISC-V, ADL, model, MMU, časovač, proxy kernel
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "C".
1. Co je nutné dodat do implementace, aby bylo možné plně zprovoznit systém Linux na RISC-V?
2. Proč je výhodnější implementovat model procesoru RISC-V v ADL jazyce (konkrétně v CodALu) než přímo v HDL jazyce?
3. Zhodnoťte výslední experimenty s instrukčním modelem na sadě benchmarkových testů.
Peringer Petr, Dr. Ing. (UITS FIT VUT), člen
Ryšavý Ondřej, doc. Ing., Ph.D. (UIFS FIT VUT), člen
Szőke Igor, Ing., Ph.D. (UPGM FIT VUT), člen
Vašíček Zdeněk, doc. Ing., Ph.D. (UPSY FIT VUT), člen
@bachelorsthesis{FITBT17675, author = "Milan Nostersk\'{y}", type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce", title = "Vytvo\v{r}en\'{i} modelu procesoru RISC-V", school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}", year = 2016, location = "Brno, CZ", language = "czech", url = "https://www.fit.vut.cz/study/thesis/17675/" }