Detail práce
Akcelerace kompresního algoritmu LZ4 v FPGA
Tato práce popisuje implementaci kompresního algoritmu LZ4 v syntetizovatelném jazyce z rodiny C/C++, pomocí kterého je možné získat VHDL kód pro FPGA čipy na síťových kartách. Podle specifikace algoritmu je implementovaná softwarová verze kompresoru a dekompresoru, která je poté transformována do syntetizovatelného jazyka, ze kterého je vygenerován plně funkční VHDL kód obou komponent. Jednotlivé implementace jsou poté porovnány na základě doby běhu a kompresního poměru. Práce demonstruje význam a sílu high-level syntézy a vysokoúrovňového přístupu z klasických programovacích jazyků při návrhu a implementaci aplikací v hardwaru.
rychlá bezeztrátová komprese, LZ4, slovníkové kompresní algoritmy, FPGA, Catapult, high-level syntéza
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "A".
- Dokázal by jste spočítat, kolik taktů FPGA je v průměru potřeba pro kompresi a dekompresi jedno znaku vstupní sekvence?
- Proč je kompresor o tolik pomalejší ve srovnání s dekompresorem?
Drábek Vladimír, doc. Ing., CSc. (UPSY FIT VUT), člen
Hladká Eva, doc. RNDr., Ph.D. (FI MUNI), člen
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Rogalewicz Adam, doc. Mgr., Ph.D. (UITS FIT VUT), člen
Švéda Miroslav, prof. Ing., CSc. (UIFS FIT VUT), člen
@mastersthesis{FITMT18400,
author = "Dominik Marton",
type = "Diplomov\'{a} pr\'{a}ce",
title = "Akcelerace kompresn\'{i}ho algoritmu LZ4 v FPGA",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2017,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/18400/"
}