Detail práce

Automatizace verifikace řízené pokrytím pro procesory ASIP

Bakalářská práce Student: Badáň Filip Akademický rok: 2015/2016 Vedoucí: Zachariášová Marcela, Ing., Ph.D.
Název anglicky
ASIPs Intelligent Testbench Automation
Jazyk práce
český
Abstrakt

Táto práca sa zaoberá návrhom a implementáciou automatizácie verifikácie riadenej pokrytím pomocou genetického algoritmu pre aplikačne špecifické procesory. Cieľom práce je prepojiť verifikačné prostredie podľa metodiky UVM s už navrhnutým genetickým algoritmom a pripraviť ho na integráciu do vývojového prostredia Codasip Studio. Jadro finálneho riešenia spočíva v úprave UVM komponentov verifikačného prostredia a v zabezpečení správnej komunikácie genetického algoritmu s generátorom náhodných aplikácií.

Klíčová slova

funkčná verifikácia, genetický algoritmus, UVM, SystemVerilog, Codasip Studio, ASIP procesory

Ústav
Ústav počítačových systémů FIT VUT v Brně
Studijní program
Informační technologie
Soubory
Stav
obhájeno, hodnocení A
Obhajoba
14. června 2016
Oponent
Hynek Jiří, Ing., Ph.D.
Průběh obhajoby

Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "A".

Otázky u obhajoby
  1. V kapitole 6.2 zmiňujete možnosti zlepšení pokrytí na základě nastavení rovnoměrných vah instrukcí v chromozomech počáteční populace. Bude tato optimalizace platit i pro jiné procesory jak Codix uRISC a Codix Cobalt?
  2. Plánujete do budoucna případné další optimalizace založené na nastavení generátoru náhodných aplikací?
Komise
Švéda Miroslav, prof. Ing., CSc. (UIFS FIT VUT), předseda
Fučík Otto, doc. Dr. Ing. (UPSY FIT VUT), člen
Očenášek Pavel, Mgr. Ing., Ph.D. (UIFS FIT VUT), člen
Szőke Igor, Ing., Ph.D. (UPGM FIT VUT), člen
Šátek Václav, Ing., Ph.D. (UITS FIT VUT), člen
Citace
BADÁŇ, Filip. Automatizace verifikace řízené pokrytím pro procesory ASIP. Brno, 2016. Bakalářská práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2016-06-14. Vedoucí práce Zachariášová Marcela. Dostupné z: https://www.fit.vut.cz/study/thesis/18663/
BibTeX 
@bachelorsthesis{FITBT18663,
    author = "Filip Bad\'{a}\v{n}",
    type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
    title = "Automatizace verifikace \v{r}\'{i}zen\'{e} pokryt\'{i}m pro procesory ASIP",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2016,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/18663/"
}

Závěrečné práce

Nahoru