Detail práce
Radarový signálový procesor v FPGA
Práce se zabývá návrhem a realizací radarového procesoru v FPGA. Teoretická část se věnuje Dopplerově radaru, principům zpracování radarového signálu a cílové platformě Xilinx Zynq. Následně je popsán návrh radarového procesoru včetně jednotlivých komponent a řešení je implementováno. Komponenty pro FPGA jsou popsány v jazyce VHDL. V poslední části je provedeno vyhodnocení implementace, jsou shrnuty poznatky z práce a je navrženo možné pokračování.
zpracování radarového signálu, radarový procesor, Dopplerův radar, Dopplerův efekt, diskrétní Fourierova transformace, rychlá Fourierova transformace, vestavěné systémy, hardwarová akcelerace, FPGA, Zynq
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm "A".
- Proč jste pro realizaci využil VHDL a né například HLS, které je pro zpracování proudových dat velmi vhodné?
- Objasněte blíže problémy s přesností výsledků způsobené využitím fixed-point čísel.
Češka Milan, prof. RNDr., CSc. (UITS FIT VUT), člen
Fiedler Petr, doc. Ing., Ph.D. (UAMT FEKT VUT), člen
Matoušek Petr, doc. Ing., Ph.D., M.A. (UIFS FIT VUT), člen
Ryšavý Ondřej, doc. Ing., Ph.D. (UIFS FIT VUT), člen
Zachariášová Marcela, Ing., Ph.D. (UPSY FIT VUT), člen
@mastersthesis{FITMT19134,
author = "Jan P\v{r}\'{i}vara",
type = "Diplomov\'{a} pr\'{a}ce",
title = "Radarov\'{y} sign\'{a}lov\'{y} procesor v FPGA",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2017,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/19134/"
}