Detail práce
Implementace samoopravných kódů pro 100 Gb/s Ethernet
Práce se zabývá návrhem ucelené RS-FEC vrstvy pro 100Gb/s Ethernet dle standardu IEEE 802.3-2015 včetně kódovacího a dekódovacího obvodu Reed-Solomonova kódu. Text objasňuje matematický aparát konečných těles, lineárních blokových kódů, cyklických kódů a zejména samotných Reed-Solomonových kódů pro použití v návrhu.Návrh vysílací části RS-FEC vrstvy byl přizpůsoben pro implementaci v síťových kartách COMBO využívajících FPGA čipy Xilinx Virtex-7 a realizován ve VHDL. Kódovací obvod byl v několika krocích zoptimalizován - co se týče požadavků na zdroje FPGA a délky trvání syntézy VHDL kódu. Snížení nároků na zdroje se docílilo zejména využitím vlastností cyklických kódů umožňující zřetězení. Doba syntézy pak vytvořením logiky kódovacího obvodu na úrovni hradel ve vlastní režii. Výsledná implementace byla testována v simulaci a je dostatečně zoptimalizována, aby mohla být použita při implementaci Ethernetu na FPGA čipu.Jak návrh, tak implementaci je možné modifikovat pro 400Gb/s Ethernet - v době návrhu ještě oficiálně neexistujícího.
Reed-Solomonovy kódy, RS-FEC, Galoisova tělesa, konečná tělesa, FPGA, 100GBASE, LR4, SR4, CR4, KP4, oprava chyb, protichybové kódování
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A.
- Kódovací obvod je tvořen sítí XOR hradel. Bylo by možné a efektivní použití vestavěných DSP bloků pro další optimalizaci obvodu z pohledu využití zdrojů na čipu? Jaké výhody z tohoto pohledu poskytuje novější technologie Virtex UltraScale+?
- Stručně popište změny, které by bylo potřeba provést ve vytvořeném kódovacím obvodu pro jeho použití ve variantách standardu 100GBASE-CR4 a 100GBASE-KR4.
Dytrych Jaroslav, Ing., Ph.D. (UPGM FIT VUT), člen
Hrubý Martin, Ing., Ph.D. (UITS FIT VUT), člen
Kořenek Jan, doc. Ing., Ph.D. (UPSY FIT VUT), člen
Švéda Miroslav, prof. Ing., CSc. (UIFS FIT VUT), člen
@bachelorsthesis{FITBT19862,
author = "Jan Veleck\'{y}",
type = "Bakal\'{a}\v{r}sk\'{a} pr\'{a}ce",
title = "Implementace samoopravn\'{y}ch k\'{o}d\r{u} pro 100 Gb/s Ethernet",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2017,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/19862/"
}