Detail práce
Implementace šifrovacích algoritmů v jazyku VHDL
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů AES a DES pro vestavěné systémy. Architektury jsou implementovány v jazyce VHDL a navrženy pro umístění do programovatelných logických polí FPGA. Výsledná řešení jsou určena pro obvody Xilinx Spartan 3. Obě architektury pracují v režimu ECB (Electronic Codebook) s použitím vyrovnávacích pamětí. Maximální propustnost navržené architektury DES je 370 Mb/s při pracovní frekvenci 104 MHz. Pro šifrování algoritmem AES je propustnost na maximální frekvenci 118 MHz až 228 Mb/s. Při porovnání se softwarovými implementacemi, určenými pro vestavěné systémy, dosáhly obě architektury podstatně vyšších propustností.
DES, AES, šifrovací algoritmy, kryptografie, FPGA, ECB, vestavěné systémy
Drábek Vladimír, doc. Ing., CSc. (UPSY FIT VUT), člen
Herout Adam, prof. Ing., Ph.D. (UPGM FIT VUT), člen
Janoušek Vladimír, doc. Ing., Ph.D. (UITS FIT VUT), člen
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT), člen
Krejčíček Jaromír, prof. Ing., CSc. (UNOB), člen
@mastersthesis{FITMT4730,
author = "Petr Ko\v{z}en\'{y}",
type = "Diplomov\'{a} pr\'{a}ce",
title = "Implementace \v{s}ifrovac\'{i}ch algoritm\r{u} v jazyku VHDL",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2008,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/4730/"
}