Detail práce
Implementace generického procesoru v FPGA
Tato práce se zabývá studií architektur vhodných pro vestavěné procesory, mezi něž patří i přenosem spouštěné architektury (TTA). Tyto architektury se programují uvedením přenosů dat a operace se spouští jako jejich vedlejší efekt. V tradičních operací spouštěných architekturách (OTA) program přímo udává požadované operace. Přesuny dat jsou v režii hardware a nemohou být řízeny a optimalizovány kompilátorem v době kompilace. Tento přístup přináší spoustu výhod po stránkách hardwarových i softwarových. Cílem této práce bylo provést návrh a implementaci ukázkového TTA procesoru v jazyce VHDL s následným ověřením realizace v hradlovém poli FPGA. Tento procesor je navržen do značné míry jako generický, tj. nastavitelný sadou parametrů, jako je datová šířka, počty sběrnic, atd.
přenosem spouštěné architektury, VLIW, architektury procesorů, VHDL, COMBO6X, FPGA, Virtex-II Pro
Janoušek Vladimír, doc. Ing., Ph.D. (UITS FIT VUT), člen
Kotásek Zdeněk, doc. Ing., CSc. (UPSY FIT VUT), člen
Krejčíček Jaromír, prof. Ing., CSc. (UNOB), člen
Křena Bohuslav, Ing., Ph.D. (UITS FIT VUT), člen
Matoušek Petr, doc. Ing., Ph.D., M.A. (UIFS FIT VUT), člen
@mastersthesis{FITMT4740,
author = "Petr Miku\v{s}ek",
type = "Diplomov\'{a} pr\'{a}ce",
title = "Implementace generick\'{e}ho procesoru v FPGA",
school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
year = 2007,
location = "Brno, CZ",
language = "czech",
url = "https://www.fit.vut.cz/study/thesis/4740/"
}