Detail práce

Návrh testeru paměti RAM ve VHDL

Diplomová práce Student: Charvát Jiří Akademický rok: 2006/2007 Vedoucí: Strnadel Josef, Ing., Ph.D.
Název anglicky
RAM-Tester Design in VHDL
Jazyk práce
český
Abstrakt

Tato práce popisuje problematiku hardwarového testování polovodičových pamětí.  Popisuje princip fungování základních typů pamětí, způsob, jakým uchovávají data a způsob komunikace. Dále ukazuje typické poruchy, které v těchto pamětech mohou nastat. Součástí je také návrh a implementace modelu paměti a testeru v jazyce VHDL. Do paměti je možné zanést chyby  a následně je připojeným testerem odhalit. Závěrem je nastíněno, jaká je úspěšnost při detekci různých druhů chyb použitím různých druhů testů. Zaměřuje se hlavně na detekci chyb pomocí march testu a jeho variant.

Klíčová slova

Test, paměť, RAM, paměťová buňka, SRAM, DRAM, statická paměť, dynamická paměť, chyby, March test, VHDL, dekodér adres.

Ústav
Studijní program
Informační technologie, obor Počítačové systémy a sítě
Soubory
Stav
obhájeno, hodnocení C
Obhajoba
30. srpna 2007
Oponent
Komise
Dvořák Václav, prof. Ing., DrSc. (UPSY FIT VUT), předseda
Hrubý Martin, Ing., Ph.D. (UITS FIT VUT), člen
Kolář Dušan, doc. Dr. Ing. (UIFS FIT VUT), člen
Křena Bohuslav, Ing., Ph.D. (UITS FIT VUT), člen
Motyčka Arnošt, doc. Ing., CSc. (Mendelu), člen
Ráb Jaroslav, Ing. (UIFS FIT VUT), člen
Citace
CHARVÁT, Jiří. Návrh testeru paměti RAM ve VHDL. Brno, 2007. Diplomová práce. Vysoké učení technické v Brně, Fakulta informačních technologií. 2007-08-30. Vedoucí práce Strnadel Josef. Dostupné z: https://www.fit.vut.cz/study/thesis/6182/
BibTeX
@mastersthesis{FITMT6182,
    author = "Ji\v{r}\'{i} Charv\'{a}t",
    type = "Diplomov\'{a} pr\'{a}ce",
    title = "N\'{a}vrh testeru pam\v{e}ti RAM ve VHDL",
    school = "Vysok\'{e} u\v{c}en\'{i} technick\'{e} v Brn\v{e}, Fakulta informa\v{c}n\'{i}ch technologi\'{i}",
    year = 2007,
    location = "Brno, CZ",
    language = "czech",
    url = "https://www.fit.vut.cz/study/thesis/6182/"
}
Nahoru