Evropský projekt ISOLDE usiluje o posílení technologické suverenity kontinentu. FIT VUT se podílí na řešení v automotive oblasti

Do své závěrečné fáze se blíží velký evropský projekt, který má ambiciózní cíl: Transformovat evropskou technologickou scénu tím, že vytvoří otevřený, vysoce výkonný a bezpečný ekosystém mikročipové návrhové kapacity, který bude vybudován kolem architektury mikročipů RISC-V. Evropa by se tak mohla dočkat snížení závislosti na mimoevropských dodavatelích mikročipů. Projekt ISOLDE běží od května 2023, aktuálně je jeho konec stanoven na květen 2026. Projekt, financovaný v rámci společného partnerství veřejného a soukromého sektoru Chips Joint Undertaking (Chips JU) v rámci celoevropského programu Horizont Evropa, sdružuje konsorcium 37 partnerů a 2 přidružených partnerů z předních evropských výzkumných institucí a průmyslových odvětví. Zastoupeny jsou v něm instituce a organizace z 9 zemí Evropy. Patří mezi ně i FIT VUT, reprezentovaná hlavním řešitelem za FIT prof. Pavlem Zemčíkem a Ing. Václavem Šimkem.

RISC-V je otevřená architektura mikročipů (instrukční sada procesorů), která umožňuje jejich volné přizpůsobování a sdílení návrhů. Kořeny projektu sahají na Kalifornskou univerzitu v Berkeley a do roku 2010. Architektura RISC-V umožňuje široké využití na ní postavených mikročipů v embedded systémech, mobilních telefonech, automotive nebo třeba v IoT zařízeních. Díky open-source charakteru výstupů budou evropské firmy moct čipy vyvíjet a vylepšovat bez licenčních omezení, což podporuje inovace i nezávislost na proprietárních technologiích.

FIT VUT přispívá k projektu v rámci českého konsorcia tvořeného dále českou pobočkou společnosti NXP (řeší stránku řídicích algoritmů) a Codasip (úprava hardwarové architektury ve spolupráci s odborníky z FITu). Konsorcium se zaměřuje na vývoj v aplikační oblasti automotive, konkrétně na funkčnost a řízení různých typů motorů a motorků užívaných např. v automobilech (stahování oken, posilovač řízení atd.). Aktuálně se v automotive oblasti převážně používají procesory na bázi variant jader od společnosti ARM, což je ovšem licencované řešení. Cílem je tedy vyvinout vlastní řešení na bází RISC-V architektury, která bude mít open-source charakter. Pracuje se na úpravě instrukční sady, a tudíž i hardwarového řešení architektury tak, aby algoritmy (typu FOC, MPC) řízení motorů byly v rámci dané RISC-V architektury prováděny efektivně (ve smyslu potřebné plochy čipu, spotřeby či rychlosti provádění). Konečným výsledkem by měl být praktický technologický demonstrátor, např. v podobě vývojové desky s FGPA. Design RISC-V bude popsán v jazyce SystemVerilog na RTF úrovni, dodává Václav Šimek. Sám připomíná, že projekt má konkrétní dopad i do studia na fakultě: Aktuálně jsou na něj navázány tři připravované bakalářské práce a jedna diplomka.

Cílem projektu ISOLDE je posunout navržené vysoce výkonné procesory a IP bloky založené na architektuře RISC-V na úroveň technologické připravenosti TRL 8 v okamžiku dokončení projektu. Přibližně dva roky po dokončení se očekává, že budou první komponenty integrovány do průmyslových produktů. Aby byla zajištěna dlouhodobá udržitelnost a dostupnost, ISOLDE iniciuje vznik open-source ekosystému pro vývoj, ověřování a údržbu. Aktuálně má projekt za sebou vývoj metodik, které umožňují hladkou integraci open-source a proprietárních IP bloků a zajišťují efektivní interoperabilitu, a současně i první implementace ukázkových řešení napříč klíčovými sektory, jako je kosmonautika, automobilový průmysl nebo IoT. V závěrečné fázi projektu se úsilí zaměří na návrhy připravené k výrobě, prototypy založené na FPGA technologiích, na rozšířenou průmyslovou spolupráci a přípravu nasazení vyvinutých řešení. Pokrok projektu ukazuje, že Evropa dokáže převzít klíčovou roli v oblasti otevřených výpočetních inovací.