Detail publikace
Využití funkční verifikace pro ověřování metodik pro zajištění odolnosti proti poruchám
Náplní tohoto článku je představení práce zabývající se aplikací funkční verifikace pro testování metodik pro zajištění odolnosti proti poruchám v systémech založených na FPGA. Je zde představena problematika obvodů FPGA, vlivu poruch a možnosti jejich eliminace. Na základě těchto poznatků jsou formulovány cíle práce a návrh jejich dosažení. Uveden je také přehled dosažených výsledků při řešení této práce. Mezi ně patří experimentální elektromechanický systém, první verze platformy pro testování metodik pro zajištění odolnosti proti poruchám a zejména verifikační prostředí pro procesor běžící na FPGA, který bude tvořit jádro dalšího experimentálního systému. Dosavadní výzkumná práce je shrnuta v časopise Microprocessors and Microsystems.
@INPROCEEDINGS{FITPUB11002, author = "Jakub Podiv\'{i}nsk\'{y}", title = "Vyu\v{z}it\'{i} funk\v{c}n\'{i} verifikace pro ov\v{e}\v{r}ov\'{a}n\'{i} metodik pro zaji\v{s}t\v{e}n\'{i} odolnosti proti poruch\'{a}m", pages = "7--12", booktitle = "Po\v{c}\'{i}ta\v{c}ov\'{e} architektury a diagnostika PAD 2015", year = 2015, location = "Zl\'{i}n, CZ", publisher = "Tomas Bata University in Zl\'{i}n", ISBN = "978-80-7454-522-1", language = "czech", url = "https://www.fit.vut.cz/research/publication/11002" }