Detail publikace
Search-based synthesis of approximate circuits implemented into FPGAs
Přibližné počítání využívá vrozenou toleranci vůči chybám některých aplikací pro zlepšení parametrů jako je výkonnost, spotřeba energie nebo plocha na čipu. V článku je představena nová metoda pro aproximaci a optimalizaci obvodů určených pro hradlová pole (FPGA). Metoda využívá genetické programování pro nalezení obvodu co nejlepšími parametry. Obvody jsou interně reprezentovány a optimalizovány na úrovni hradel. Výsledné implementace složené z náhledových tabulek (LUT) jsou získány pomocí komerčních nástrojů pro návrh s obvody FPGA. Jsou porovnány čtyři takové nástroje (Xilinx ISE, Xilinx Vivado, Precision a Quartus) a akademický nástroj ABC. Kvalita aproximace je stanovena s využitím binárních rozhodovacích diagramů. Zajímavým výsledkem je, že optimalizace získané na úrovni hradel jsou přeneseny syntézními nástroji prakticky beze změn i na úroveň LUT. Např. 40% redukce (68 LUT) byla dosažena pro obvod clmb bez zanesení chyby. Další 43% redukce LUT byla získána, pokud byla povolena chyba na výstupu menší než 0,1%.
@INPROCEEDINGS{FITPUB11127,
author = "Zden\v{e}k Va\v{s}\'{i}\v{c}ek and Luk\'{a}\v{s} Sekanina",
title = "Search-based synthesis of approximate circuits implemented into FPGAs",
pages = "1--4",
booktitle = "26th International Conference on Field Programmable Logic and Applications",
year = 2016,
location = "Lausanne, CH",
publisher = "Institute of Electrical and Electronics Engineers",
ISBN = "978-2-8399-1844-2",
doi = "10.1109/FPL.2016.7577305",
language = "english",
url = "https://www.fit.vut.cz/research/publication/11127"
}